Xilinx FPGA 管脚的默认电平配置方法 XDC约束

目录

未使用的引脚,XDC约束

c 复制代码
set_property BITSTREAM.CONFIG.UNUSEDPIN PULLDOWN [current_design]
set_property BITSTREAM.CONFIG.UNUSEDPIN PULLUP [current_design]
set_property BITSTREAM.CONFIG.UNUSEDPIN PULLNONE [current_design]

其他已使用的引脚,XDC约束

c 复制代码
set_property PULLDOWN true [get_ports RF28V_EN]
set_property PULLDOWN true [get_ports RF5V_EN]
set_property PULLUP true [get_ports LNA_EN]
set_property PULLDOWN true [get_ports PA_EN]
set_property PULLDOWN true [get_ports bypass_EN]
set_property PULLDOWN true [get_ports C1]
set_property PULLDOWN true [get_ports C2]
set_property PULLDOWN true [get_ports C3]
set_property PULLDOWN true [get_ports C4]
相关推荐
ShiMetaPi1 天前
操作【GM3568JHF】FPGA+ARM异构开发板 使用指南:串口
arm开发·单片机·嵌入式硬件·fpga开发·rk3568
Topplyz1 天前
在FPGA中实现DDS方案详解(频率,幅度,波形可调)
fpga开发·dds
第二层皮-合肥1 天前
FPGA工程师11实战项目-基于PCIe的高速ADC采集项目
fpga开发
szxinmai主板定制专家2 天前
RK3576+FPGA储能协调控制器,光伏、风电、储能
arm开发·嵌入式硬件·fpga开发·能源·1024程序员节
Moonnnn.2 天前
【FPGA】时序逻辑计数器——Verilog实现
fpga开发
promising-w2 天前
【FPGA】时序逻辑计数器设计仿真验证
fpga开发
cmc10282 天前
139.MIG DDR数据位宽选择72bit,带ecc时dm管脚会消失
fpga开发
奋斗的牛马2 天前
FPGA—ZYNQ学习Debug(三)
学习·fpga开发
cycf3 天前
面向模块的综合技术之控制集优化(七)
fpga开发
我爱C编程3 天前
【1.1】基于FPGA的Costas环开发案例——前言/目录
fpga开发