大家好,欢迎来到今天的总线学习时间!如果你对电子设计、特别是FPGA和SoC设计感兴趣，那你绝对不能错过我们今天的主角------AXI4总线。作为ARM公司AMBA总线家族中的佼佼者，AXI4以其高性能和高度可扩展性，成为了现代电子系统中不可或缺的通信桥梁。
上几课时我们了解了AMBA和AXI的历史，也知道AXI4有5个独立的管道，并且有独立的握手机制，本章节更细致的讲一下5个独立管道都有哪些信号。
这里会有一系列的课程，和大家分享AMBA总线家族，欢迎大家一起学习，收藏点赞。
系列文章
【总线】设计fpga系统时，为什么要使用总线？-CSDN博客
【总线】AMBA总线家族的明星成员：AXI协议简介-CSDN博客
【总线】AXI4第一课时：揭秘AXI4总线的五大独立通道-CSDN博客
【总线】AXI4第二课时：深入AXI4总线的基础事务-CSDN博客
尊敬的新老朋友，今天我们将深入探讨AXI4协议的核心------信号描述。这些信号如同系统设计的脉络，确保数据传输的高效与准确。让我们细致地了解它们。
贴一下官方文档的说明，有英文好的朋友可以直接阅读，更直观。
展开AXI总线
1. 全局信号（Global Signals）
- ACLK：系统全局时钟信号，所有操作的同步基准。
- ARESETn：低电平有效的全局复位信号，用于初始化系统状态。
2. 写地址通道信号（Write Address Channel Signals）
- AWID[3:0]：写事务的身份标识，用于区分不同的写请求。
- AWADDR[31:0]：写事务的目标地址，指向数据将要写入的内存位置。
- AWLEN[3:0]：突发长度，定义了突发中数据传输的数量。
- AWSIZE[2:0]：突发中每次传输的数据大小。
- AWBURST[1:0]：定义突发的类型，如固定、增量或包装。
- AWLOCK[1:0]：表示事务是否需要原子操作，如独占或锁定访问。
- AWCACHE[3:0]：描述写事务的缓存属性，影响缓存一致性和写策略。
- AWPROT[2:0]：定义写事务的保护级别，确保数据安全。
- AWVALID：表示写地址通道上的信息有效。
- AWREADY：表示目标设备准备好接收写地址信息。
3. 写数据通道信号（Write Data Channel Signals）
- WID[3:0]：与AWID匹配，标识写数据事务。
- WDATA[31:0]：实际要写入的数据。
- WSTRB[3:0]：字节选通信号，指示WDATA中哪些字节是有效的。
- WLAST：表示突发传输中的最后一个数据。
- WVALID：表示写数据通道上的信息有效。
- WREADY：表示目标设备准备好接收写数据。
4. 写响应通道信号（Write Response Channel Signals）
- BID[3:0]：与AWID和WID匹配，标识写响应事务。
- BRESP[1:0]：写事务的响应状态，如正常完成或错误。
- BVALID：表示写响应通道上的信息有效。
- BREADY：表示发起写事务的主设备准备好接收响应。
5. 读地址通道信号（Read Address Channel Signals）
- ARID[3:0]：读事务的身份标识。
- ARADDR[31:0]：读事务的目标地址。
- ARLEN[3:0]：读突发长度。
- ARSIZE[2:0]：定义读事务中每次传输的数据大小。
- ARBURST[1:0]：定义读突发的类型。
- ARLOCK[1:0]：表示读事务是否需要原子操作。
- ARCACHE[3:0]：描述读事务的缓存属性。
- ARPROT[2:0]：定义读事务的保护级别。
- ARVALID：表示读地址通道上的信息有效。
- ARREADY：表示目标设备准备好接收读地址信息。
6. 读数据通道信号（Read Data Channel Signals）
- RID[3:0]：与ARID匹配，标识读数据事务。
- RDATA[31:0]：从从设备读取的数据。
- RRESP[1:0]：读事务的响应状态。
- RLAST：表示读突发中的最后一个数据。
- RVALID：表示读数据通道上的信息有效。
- RREADY：表示发起读事务的主设备准备好接收数据。
7. 低功耗接口信号（Low-power Interface Signals）
- CSYSREQ：系统时钟控制器请求进入低功耗状态的信号。
- CSYSACK：从设备确认低功耗状态请求的信号。
- CACTIVE：从设备指示其活动状态，请求时钟使能。
结语：
通过今天的学习，希望大家能够对AXI4的信号有更深入的理解。这些信号是确保数据正确、高效传输的关键。请各位朋友认真复习，掌握每个信号的具体含义和作用。
之后的章节会再对每个通道的信号进行更细致的讲解。