vivado MAX_NAMES

MAX_NAMES属性允许您控制单个设计规则报告的对象数量

返回对象列表的检查(DRC)。默认值为15。有关运行DRC的更多信息,

请参阅《Vivado设计套件用户指南:系统级设计入门》(UG895)[参考15]。

重要提示:MAX_NAMES属性仅对包含对象列表的DRC有效

(通常在DRC消息的末尾)。

架构支持

所有架构

适用对象

•设计规则检查对象(get_drc_checks)

价值观

整数值为0或更大。默认值为15。值为0将导致默认值为15

被报道。
Syntax
Verilog and VHDL Syntax
Not applicable
XDC Syntax
set_property MAX_NAMES <value> [get_drc_checks <id>]
Where:
• <id> is the DRC ID recognized by the Vivado Design Suite
• <value> is the number of elements that should be returned for any list of objects.
XDC Syntax Example
#Increase the number of reported UCIO-1 objects to 52
set_property MAX_NAMES 52 [get_drc_checks UCIO-1]

相关推荐
一条九漏鱼5 小时前
计数器code
fpga开发
cckkppll6 小时前
FPGA 时钟树缓存布局布线
fpga开发
cckkppll6 小时前
FPGA 全局时钟缓存连接和布局跟踪
fpga开发
FakeOccupational20 小时前
fpga系列 HDL:跨时钟域同步 双触发器同步器
fpga开发
一条九漏鱼1 天前
分频器code
fpga开发
G2突破手2591 天前
以太网详解(五)GMII、RGMII、SGMII接口时序约束(Quartus 平台)
嵌入式硬件·fpga开发·verilog
南棱笑笑生1 天前
20250117在Ubuntu20.04.6下安装易灵思的FPGA的刷机工具efinity-2024.2.294
fpga开发
Terasic友晶科技1 天前
第23篇 基于ARM A9处理器用汇编语言实现中断<五>
fpga开发·汇编语言·de1-soc开发板·定时器中断周期
碎碎思1 天前
单芯片控制多个高性能伺服电机
fpga开发
一条九漏鱼2 天前
简单组合逻辑
fpga开发