vivado MAX_NAMES

MAX_NAMES属性允许您控制单个设计规则报告的对象数量

返回对象列表的检查(DRC)。默认值为15。有关运行DRC的更多信息,

请参阅《Vivado设计套件用户指南:系统级设计入门》(UG895)参考15。

重要提示:MAX_NAMES属性仅对包含对象列表的DRC有效

(通常在DRC消息的末尾)。

架构支持

所有架构

适用对象

•设计规则检查对象(get_drc_checks)

价值观

整数值为0或更大。默认值为15。值为0将导致默认值为15

被报道。
Syntax
Verilog and VHDL Syntax
Not applicable
XDC Syntax
set_property MAX_NAMES <value> get_drc_checks \
Where:
• <id> is the DRC ID recognized by the Vivado Design Suite
• <value> is the number of elements that should be returned for any list of objects.
XDC Syntax Example
#Increase the number of reported UCIO-1 objects to 52
set_property MAX_NAMES 52 get_drc_checks UCIO-1

相关推荐
LabVIEW开发2 小时前
LabVIEW FPGA 编程:少编译几次的办法(系列 04/05)
fpga开发·labview
cmc102812 小时前
318.关于在ip内部封装PLL,MMCM的注意事项
fpga开发
LabVIEW开发15 小时前
LabVIEW CompactRIO 编程模式怎么选(系列 02/05)
fpga开发·labview
FPGA小迷弟1 天前
FPGA 与千兆以太网校验和:从原理到 Verilog 实现
嵌入式硬件·fpga开发·无人机·ai编程·fpga
码农小韩2 天前
FPGA学习(二)——LED闪烁
fpga开发·verilog·fpga·led·组合逻辑·分频设计
9527华安3 天前
FPGA纯verilog实现DP视频接口,支持2K60帧分辨率,提供3套工程源码和技术支持
fpga开发·音视频·dp
ChaseVLSI3 天前
FPGA与ASIC的区别详解:内部结构、开发成本与适用场景,项目选型到底该选哪个
嵌入式硬件·fpga开发·硬件架构·硬件工程
9527华安4 天前
FPGA实现ARINC818总线协议,基于GT Transceivers Wizard高速收发器,提供7套工程源码和技术支持
fpga开发·transceivers·arinc818
小蘇的FPGA4 天前
fpga-wide-data-crc32
fpga开发
落雨无风5 天前
fpga板级调试常见问题
fpga开发