vivado MAX_NAMES

MAX_NAMES属性允许您控制单个设计规则报告的对象数量

返回对象列表的检查(DRC)。默认值为15。有关运行DRC的更多信息,

请参阅《Vivado设计套件用户指南:系统级设计入门》(UG895)[参考15]。

重要提示:MAX_NAMES属性仅对包含对象列表的DRC有效

(通常在DRC消息的末尾)。

架构支持

所有架构

适用对象

•设计规则检查对象(get_drc_checks)

价值观

整数值为0或更大。默认值为15。值为0将导致默认值为15

被报道。
Syntax
Verilog and VHDL Syntax
Not applicable
XDC Syntax
set_property MAX_NAMES <value> [get_drc_checks <id>]
Where:
• <id> is the DRC ID recognized by the Vivado Design Suite
• <value> is the number of elements that should be returned for any list of objects.
XDC Syntax Example
#Increase the number of reported UCIO-1 objects to 52
set_property MAX_NAMES 52 [get_drc_checks UCIO-1]

相关推荐
LEEE@FPGA3 小时前
声学测温度原理解释
fpga开发
夜雨听萧瑟5 小时前
数字集成电路中时延不可综合与时间单位介绍
fpga开发
奋斗的牛马6 小时前
FPGA_DDR错误总结
fpga开发
Terasic友晶科技1 天前
第7篇:Linux程序访问控制FPGA端LEDR<五>
fpga开发·嵌入式系统·de1-soc开发板
FakeOccupational2 天前
fpga系列 HDL:跨时钟域同步 4-phase handshake(四相握手通信协议,请求-确认机制)浅释与代码实现
fpga开发
Terasic友晶科技2 天前
第4篇:Linux程序访问控制FPGA端LEDR<二>
fpga开发·de1-soc开发板·linux嵌入式程序
mcupro2 天前
TQTT_KU5P开发板教程---文件的烧写与程序固化
嵌入式硬件·fpga开发
知行合一←_←2 天前
实战篇-主时钟约束
fpga开发
奋斗的牛马2 天前
FPAG_BUFFER学习
学习·fpga开发
胡叨叨-FPGAer2 天前
公司级项目-AD9914扫频源(三)评估板与上位机的初步调试
fpga开发