USER_CROSSING_SLR

在堆叠硅互连(SSI)设备上放置设计元素时,您可以使用

要管理的USER_SLR_ASSIGNMENT、USER_CROSSING_SLR和USER_SLL_REG属性

逻辑分区和Vivado放置工具的行为。SSI设备由以下部分组成

多个超逻辑区域(SLR),由称为超长线的插入器连接连接连接起来

(SLL)。有关在单反相机中放置和布线的更多信息,请参阅中的此链接

Vivado设计套件的超快设计方法指南(UG949)[参考24]。

USER_CROSSING_SLR是一个布尔属性,表示允许网络穿过

SLR边界,或者网络不应越过SLR边界。约束可以是

应用于网或针。如果USER_CROSSING_SLR设置为1,则网络可以穿过

SLR边界通过SLL通道。当设置为0时,网不应穿过SLR

边界。

重要提示:值0可用于任何引脚或网段,以指示网络不应交叉

边界。值1只能应用于单个扇出管道寄存器连接。

要管理SLR之间的放置,请从USER_SLR_ASSIGNMENT开始,将逻辑分配给

SLR或组,添加USER_CROSSING_SLR以控制逻辑中的哪个网段交叉

SLR边界。如果需要,添加USER_SLL_REG。

USER_CROSSING_SLR=1与USER_SLR_ASSIGNMENT没有冲突,因为它是在

平面布置阶段。USER_CROSSING_SLR=0的优先级低于

USER_SLR_分配

USER_CROSSING_SLR的优先级高于USER_SLL_REG。当USER_CROSTING_SLR为

与USER_SLL_REG冲突,后者属性被忽略。

但是,如果具有USER_SLL_REG(true)的寄存器的两个引脚也具有USER_CROSSING_SLR

但Reg/D的源电池和Reg/Q的测压元件放置在同一SLR中,

则应忽略USER_SLL_REG和USER_CROSSING_SLR。
Applicable Objects
• Nets ( get_nets )
• Pins ( get_pins )
Value
• Null (or ""): Indicates that the property is found on the net or pin, but that the property
value has not been set to either TRUE or FALSE, or has been unset.
• True (or 1): The net connected to the pin will be routed onto SLL channel if necessary
for placement purposes.
• False (or 0): The net connected to the pin will be routed inside an SLR.
Syntax
Verilog and VHDL Syntax
Not applicable
XDC Syntax
set_property USER_CROSSING_SLR <value> [get_nets <net_name>]
Where:
• <value> is the specified value for the property of NULL, TRUE, or FALSE.
• <net_name> specifies the name of the net to assign the property to.
XDC Example 1:
set_property USER_CROSSING_SLR 0 [get_nets net_A]

相关推荐
怪小庄吖10 小时前
翻译:How do I reset my FPGA?
经验分享·嵌入式硬件·fpga开发·硬件架构·硬件工程·信息与通信·信号处理
海涛高软1 天前
FPGA同步复位和异步复位
fpga开发
FakeOccupational1 天前
fpga系列 HDL:verilog 常见错误与注意事项 quartus13 bug 初始失效 reg *** = 1;
fpga开发·bug
zxfeng~2 天前
AG32 FPGA 的 Block RAM 资源:M9K 使用
fpga开发·ag32
whik11942 天前
FPGA 开发工作需求明确:关键要点与实践方法
fpga开发
whik11942 天前
FPGA开发中的团队协作:构建高效协同的关键路径
fpga开发
南棱笑笑生2 天前
20250117在Ubuntu20.04.6下使用灵思FPGA的刷机工具efinity刷机
fpga开发
我爱C编程2 天前
基于FPGA的BPSK+costas环实现,包含testbench,分析不同信噪比对costas环性能影响
fpga开发·verilog·锁相环·bpsk·costas环
移知2 天前
备战春招—数字IC、FPGA笔试题(2)
fpga开发·数字ic
楠了个难3 天前
以太网实战AD采集上传上位机——FPGA学习笔记27
笔记·学习·fpga开发