FPGA学习 VIVADO Verilog 编程

详细讲解了VIVADO 软件的使用,包括创建FPGA 工程,编写Verilog代码,添加管脚约束,最后编译,下载bit 文件到开发板测试。对于初学XILINX FPGA 的读者请注意,bit 文件断电后就丢失了。如果实现上电能够启动程序,需要把BIT 文件打包成bin 或者MCS 文件才可以。如果打包,固化到FLASH。

新建VIVADO 工程:

Step1:启动VIVADO,单击Create Project

Step2:单击NEXT

Step3:创建名为Miz_sys 的工程到对应的文件目录,文件路径自定义,不能有中文或非法字符,之后单击NEXT

Step4:选择RTL Project 并且勾选复选框,之后单击NEXT

Step5:选择芯片的型号和封装速度等级:本文本是比较通用于不同板子的的教程,教程中代码、配图可能与工程中代码稍有不同,请以实际工程为准。

Step6:单击Finish 完成工程创建。

添加工程文件:

Step1:打开VIVADO 软件

Step2:单击Add Sources

Step3:选择单击Add or Create Design Sources 然后单击NEXT

Step4:单击Create File 来创建文件

Step5:创建一个run_led 的文件,并且文件类型选择Verilog

Step6:添加完成后如下图所示之后单击finish 完成文件的创建

Step7:继续弹出的对话空中,可以设置一些端口,但是我们现在什么都不做。单击OK

Step8:创建完成后可以看到Design Sources 文件夹中有了run_led.v 这个文件,这个文件就是我们可以编写verilog 程序的文件。

相关推荐
hahaha60168 分钟前
ARINC818协议一些说明综述
fpga开发
丰锋ff31 分钟前
考研英一学习笔记
笔记·学习·考研
hnlucky1 小时前
redis 数据类型新手练习系列——Hash类型
数据库·redis·学习·哈希算法
Invinciblenuonuo1 小时前
FreeRTOS学习笔记【10】-----任务上下文切换
笔记·学习
好奇龙猫1 小时前
日语学习-日语知识点小记-构建基础-JLPT-N4阶段(11): てあります。
学习
_Hello_Panda_1 小时前
FX10(CYUSB4014)USB3.2(10Gbps)开发笔记分享(1):硬件设计与开发环境搭建
笔记·fpga开发·fx10·cyusb4014
2501_915373882 小时前
Node.js 学习入门指南
学习·node.js
绵绵细雨中的乡音2 小时前
Linux进程学习【基本认知】
linux·运维·学习
我的golang之路果然有问题4 小时前
快速了解redis,个人笔记
数据库·经验分享·redis·笔记·学习·缓存·内存
Angindem5 小时前
SpringClound 微服务分布式Nacos学习笔记
分布式·学习·微服务