fpga 常量无法改变

clike 复制代码
parameter LED_ON_PERIOD0 = n0*CLOCK_FREQ;
parameter LED_OFF_PERIOD0 = (2-n0)*CLOCK_FREQ;

这种代码的变量不会无法内部修改

  • 需要改成reg形式
  • 并在这种逻辑里面修改变量
clike 复制代码
always @(posedge clk_ref or negedge sys_rst_n) begin
  • 虽然是并行逻辑 但是变量尽量还是先赋值
  • 从硬件上并行也是理想状态,提前赋值减少不一样情况
相关推荐
XINVRY-FPGA1 天前
XCKU115-2FLVB2104E AMD Xilinx Kintex UltraScale FPGA
嵌入式硬件·计算机视觉·fpga开发·云计算·硬件工程·dsp开发·fpga
秋风战士1 天前
通信算法之307:fpga之时序图绘制
笔记·fpga开发
乌恩大侠1 天前
USRP 毫米波通信解决方案
网络·5g·fpga开发
XINVRY-FPGA1 天前
XCZU19EG-2FFVB1517I FPGA Xilinx AMD ZynqUltraScale+ MPSoC
arm开发·嵌入式硬件·fpga开发·硬件架构·硬件工程·dsp开发·fpga
霖002 天前
ZYNQ实现FFT信号处理项目
人工智能·经验分享·神经网络·机器学习·fpga开发·信号处理
文火冰糖的硅基工坊2 天前
[硬件电路-150]:数字电路 - 数字电路与模拟电路的异同
嵌入式硬件·fpga开发·电路·运放·跨学科融合
m0_575046342 天前
Verilog 仿真问题:打拍失败
fpga开发·fpga打拍失败
做一个优雅的美男子2 天前
FPGA设计思想与验证方法学系列学习笔记003
笔记·fpga开发
晓晓暮雨潇潇2 天前
Diamond基础1:认识Lattice器件
fpga开发·diamond·latticeecp3
ChipCamp3 天前
Chisel芯片开发入门系列 -- 18. CPU芯片开发和解释8(流水线架构的代码级理解)
开发语言·青少年编程·fpga开发·scala·dsp开发·risc-v·chisel