fpga 常量无法改变

clike 复制代码
parameter LED_ON_PERIOD0 = n0*CLOCK_FREQ;
parameter LED_OFF_PERIOD0 = (2-n0)*CLOCK_FREQ;

这种代码的变量不会无法内部修改

  • 需要改成reg形式
  • 并在这种逻辑里面修改变量
clike 复制代码
always @(posedge clk_ref or negedge sys_rst_n) begin
  • 虽然是并行逻辑 但是变量尽量还是先赋值
  • 从硬件上并行也是理想状态,提前赋值减少不一样情况
相关推荐
s09071363 小时前
【Agent】Claude code辅助verilog编程
fpga开发
3有青年4 小时前
altera fpga agilex 5 连接到HVIO BANK上的参考时钟,是否可以作为HSIO BANK内部IOPLL的输入时钟
fpga开发
FPGA_ADDA5 小时前
基于ZU47DR 的高性能射频卡
fpga开发
ooo-p6 小时前
FPGA学习篇——Verilog学习之“流水灯”
学习·fpga开发
FPGA小c鸡7 小时前
【FPGA视频处理】帧缓冲设计完全指南:从单缓冲到三缓冲的深度解析与实战应用
fpga开发·音视频
hexiaoyan82711 小时前
【无标题】高速信号处理设计原理图:413-基于双XCVU9P+C6678的100G光纤加速卡
fpga开发·高速信号处理·光纤加速·xcvu9p芯片·硬件加速卡
search712 小时前
数字电子技术基础
fpga开发
ooo-p12 小时前
FPGA学习篇——Verilog学习之“触摸按键控制LED灯”
学习·fpga开发
全栈开发圈1 天前
干货分享|深度学习计算的FPGA优化思路
人工智能·深度学习·fpga开发
尤老师FPGA1 天前
LVDS系列40:Xilinx Ultrascale系 ADC LVDS接口参考方法(二)
fpga开发