fpga 常量无法改变

clike 复制代码
parameter LED_ON_PERIOD0 = n0*CLOCK_FREQ;
parameter LED_OFF_PERIOD0 = (2-n0)*CLOCK_FREQ;

这种代码的变量不会无法内部修改

  • 需要改成reg形式
  • 并在这种逻辑里面修改变量
clike 复制代码
always @(posedge clk_ref or negedge sys_rst_n) begin
  • 虽然是并行逻辑 但是变量尽量还是先赋值
  • 从硬件上并行也是理想状态,提前赋值减少不一样情况
相关推荐
GateWorld1 小时前
FPGA内部模块详解之六 FPGA的“心跳”与“神经网络”——时钟网络与布线资源深度解析
fpga开发·fpga内部时钟网络·fpga布线资源
lit_wei4 小时前
【ZYNQ的DMA获取FPGA数据处理,零拷贝,DMA方式】
fpga开发
FPGA-ADDA5 小时前
Xilinx Zynq UltraScale+ RFSoC XCZU47DR 开发板
fpga开发·fpga·rfsoc·xczu47dr
unicrom_深圳市由你创科技7 小时前
FPGA如何实现高速接口(PCIe/DDR4/QSFP28)?
fpga开发
发光的沙子7 小时前
FPGA----完美解决VFS: Cannot open root device “mmcblk0p2“ or unknown-block179,2)问题
fpga开发
S&Z34638 小时前
[SZ901]下载器常规功能及速度设置(53M MAX)
fpga开发·sz901
GateWorld19 小时前
FPGA内部模块详解之五FPGA的“对外窗口”——可编程输入输出单元(I/O Logic)
fpga开发·iologic
ZPC82101 天前
FPGA IP核协议清单
fpga开发
fei_sun1 天前
FPGA与CPU数据通信(待补充)
fpga开发
m0_598250001 天前
FPGA硬件设计-DDR4引脚分配设计规则
fpga开发