fpga 常量无法改变

clike 复制代码
parameter LED_ON_PERIOD0 = n0*CLOCK_FREQ;
parameter LED_OFF_PERIOD0 = (2-n0)*CLOCK_FREQ;

这种代码的变量不会无法内部修改

  • 需要改成reg形式
  • 并在这种逻辑里面修改变量
clike 复制代码
always @(posedge clk_ref or negedge sys_rst_n) begin
  • 虽然是并行逻辑 但是变量尽量还是先赋值
  • 从硬件上并行也是理想状态,提前赋值减少不一样情况
相关推荐
liuluyang5301 小时前
SV中#和##的区别与用法
fpga开发·sva
404是NotFound呀5 小时前
[FPGA] Ubuntu 22.04 安装 Vivado 2023.1 和 PetaLinux 踩坑记录
linux·ubuntu·fpga开发
liuluyang5307 小时前
SV中if与iff区别与用法
fpga开发·sv
高速上的乌龟8 小时前
Lattice LFCPNX-100 HSB+Fpga开发详解:2.2 Marvell MV-Q3244 Phy的Podl电路详解
单片机·嵌入式硬件·fpga开发·软件工程
zlinear数据采集卡12 小时前
深入底层:从SAR ADC原理到模拟前端设计,解析高精度数据采集卡的硬件架构
c语言·前端·嵌入式硬件·fpga开发·自动化·硬件架构
夜幕下的灯火13 小时前
基于 FPGA 的 SD 卡音频播放与电子琴系统
fpga开发·毕业设计·课程设计·fpga·altera
weiweiliulu13 小时前
FPGA和MATLAB仿真测试常会用的语句
fpga开发
FPGA_小田老师1 天前
PCIe XDMA数据传输:三种工作模式详解(ARM发起 → FPGA自主)
fpga开发·pcie·xdma·c2h·fpga触发传输
GateWorld1 天前
LCD显示技术完全指南:原理·制造·驱动·FPGA实现之驱动四
fpga开发·lcd显示·fpga点亮屏幕·minilvds·fpga点屏
喵喵苗2 天前
【Vivado2024.2】纯PL端128×128 Sobel边缘检测IP封装 | 单AXI4-Stream接口设计与仿真验证
人工智能·fpga开发