Quartus+Nios II for eclipse问题合集

由于对于FPGA+NIOS II 的工作需要,对工作过程中遇到的问题进行记录,持续更新。

1、BSP directory does not exist: . Stop.

Nios II使用过程中遇到的一些问题2_error executing 'nios2-bsp-generate-files --bsp-di-CSDN博客https://blog.csdn.net/qq_39485231/article/details/105908579

2、ignored dangling comma in List of Port Connections

Warning (10275): Verilog HDL Module Instantiation warning at xxx.v(24): ignored dangling comma in List of Port Connections

---- 例化模块多了 逗号,去除最后一个逗号;

3、Error (12007): Top-level design entity "xxx" is undefined

模块名xxx.v与顶层实体名module xxx不一致;

4、output or inout port "xxx" must be connected to a structural net expression

Error (10663): Verilog HDL Port Connection error at top.v(70): output or inout port "trip_signal" must be connected to a structural net expression

bash 复制代码
module protection_top(
    input                sys_clk,            //时钟
    input                sys_rst_n,          //复位,低电平有效
    		     	
    input      [3:0]     avl_address,    //地址
    input                avl_write,      //写请求
    input      [31:0]    avl_writedata,  //写数据
    input                avl_read,       //读请求
    output     [31:0]    avl_readdata,   //读数据
	
    output     reg trip_irq
);

///<output     reg trip_irq 应使用wiwe
相关推荐
lwd_up5 天前
多片RFSoC同步,64T 64R
fpga开发·无线通信·信号处理·fpga
XINVRY-FPGA6 天前
XC7A35T‑2FGG484I Xilinx FPGA Artix‑7 AMD
嵌入式硬件·fpga开发·云计算·硬件架构·硬件工程·fpga·pcb工艺
FPGAmaster创新者7 天前
基于FPGA的智能小车设计(包含代码)/ 全栈FPGA智能小车:Verilog实现蓝牙/语音/多传感器融合的移动平台
fpga开发·毕业设计·智能家居·fpga·毕设
小眼睛FPGA13 天前
【RK3568+PG2L50H开发板实验例程】FPGA部分 | 以太网传输实验例程
科技·单片机·嵌入式硬件·ai·fpga开发·fpga
稀液蟹-plus14 天前
zynq-PS篇——bperez77中DMA驱动注意事项
linux·fpga
小眼睛FPGA15 天前
【RK3568+PG2L50H开发板实验例程】FPGA部分 | DDR3 读写实验例程
科技·嵌入式硬件·ai·fpga开发·fpga
最好有梦想~16 天前
LVDS TX RX IP调试笔记
fpga·lvds
XINVRY-FPGA16 天前
XCZU47DR-2FFVG1517I Xilinx FPGA AMD ZynqUltraScale+ RFSoC
人工智能·嵌入式硬件·fpga开发·信息与通信·信号处理·射频工程·fpga
北城笑笑17 天前
FPGA 47 ,MIG 内存接口生成器深度解析( FPGA 中的 MIG 技术 )
fpga开发·fpga
XINVRY-FPGA1 个月前
XCVU47P-2FSVH2892E Xilinx Virtex UltraScale+ FPGA AMD
c语言·c++·人工智能·嵌入式硬件·阿里云·fpga开发·fpga