Quartus+Nios II for eclipse问题合集

由于对于FPGA+NIOS II 的工作需要,对工作过程中遇到的问题进行记录,持续更新。

1、BSP directory does not exist: . Stop.

Nios II使用过程中遇到的一些问题2_error executing 'nios2-bsp-generate-files --bsp-di-CSDN博客https://blog.csdn.net/qq_39485231/article/details/105908579

2、ignored dangling comma in List of Port Connections

Warning (10275): Verilog HDL Module Instantiation warning at xxx.v(24): ignored dangling comma in List of Port Connections

---- 例化模块多了 逗号,去除最后一个逗号;

3、Error (12007): Top-level design entity "xxx" is undefined

模块名xxx.v与顶层实体名module xxx不一致;

4、output or inout port "xxx" must be connected to a structural net expression

Error (10663): Verilog HDL Port Connection error at top.v(70): output or inout port "trip_signal" must be connected to a structural net expression

bash 复制代码
module protection_top(
    input                sys_clk,            //时钟
    input                sys_rst_n,          //复位,低电平有效
    		     	
    input      [3:0]     avl_address,    //地址
    input                avl_write,      //写请求
    input      [31:0]    avl_writedata,  //写数据
    input                avl_read,       //读请求
    output     [31:0]    avl_readdata,   //读数据
	
    output     reg trip_irq
);

///<output     reg trip_irq 应使用wiwe
相关推荐
G皮T1 天前
【弹性计算】异构计算云服务和 AI 加速器(四):FPGA 虚拟化技术
阿里云·fpga开发·云计算·虚拟化·fpga·异构计算·弹性计算
超级大咸鱼5 天前
verilog实现十进制正数与ASCII码互转
verilog·fpga·ascii
北城笑笑6 天前
FPGA 34 ,FPGA 与 DSP 技术,赋能工业 4.0 时代,理论解析( FPGA 与 DSP技术,工业界的「硬件快手」与「软件大脑」)
fpga开发·fpga
学习永无止境@7 天前
FPGA设计中IOB约束
开发语言·fpga开发·fpga·时钟约束
xiaguangbo11 天前
Verilog-HDL/SystemVerilog/Bluespec SystemVerilog vscode 配置
linux·fpga
学习永无止境@11 天前
FPGA设计中时间单位科普
fpga开发·fpga·时钟约束
霖0012 天前
FPGA中级项目6——VGA 2part
经验分享·fpga开发·课程设计·模块测试·fpga
林伟_fpga12 天前
关于波士顿动力2025年3月的人形机器人最新视频
机器人·fpga
霖0014 天前
FPGA中级项目4——DDS实现
大数据·经验分享·嵌入式硬件·学习·fpga开发·fpga
霖0018 天前
FPGA中级项目1——IP核(ROM 与 RAM)
经验分享·fpga开发·课程设计·模块测试·fpga