多片RFSoC同步,64T 64R

挖个坑,验证测试多片47/49dr同步方案可行性,每个LMK04828采用 Zero delay mode (ZDM)

参考资料:

1、https://iwave-global.com/articles/multi-board-synchronization-on-rfsoc-board-and-systems/

2、https://adaptivesupport.amd.com/s/question/0D54U00007UkaLdSAJ/how-to-setup-multiboard-synchronization-how-do-we-evaluate-it?language=en_US

3、https://www.interwiser.com/?mod=cases_detail&id=7

4、https://rfsoc.net/mrf16#

5、https://www.ti.com/lit/ds/symlink/lmk04828.pdf?ts=1753089154048

6、Multi-ClockSynchronization


1、所有RFSoC上的Analog SYSREF、PL_SYSREF、PL_CLK 和 sampling clock 应该相位对齐

2、各个LMK04828 需要一个公共输入参考时钟,消除不同输入源之间的相位差

3、LMK04828 芯片的ZDM模式将确保输出时钟(SYSREF、PL_CLK 和 sampling clock)与公共输入参考时钟相位锁定

图来源:https://rfsoc.net/mrf16#

图来源:https://mp.weixin.qq.com/s/KAyK8p3yLFvkCv-GOao4cw

图来源:https://www.interwiser.com/?mod=cases_detail&id=7

看看各个通道间的相位一致性和幅度一致性

相关推荐
范纹杉想快点毕业1 小时前
100道关于STM32的问题解答共十万字回答,适用入门嵌入式软件初级工程师,筑牢基础,技术积累,校招面试。
驱动开发·单片机·嵌入式硬件·fpga开发·硬件工程
知识充实人生3 小时前
时序收敛方法二:Fanout优化
fpga开发·fanout·高扇出·时序收敛
Js_cold7 小时前
(* MARK_DEBUG=“true“ *)
开发语言·fpga开发·debug·verilog·vivado
Js_cold8 小时前
(* clock_buffer_type=“NONE“ *)
开发语言·fpga开发·verilog·vivado·buffer·clock
深圳光特通信豆子14 小时前
TTL光模块:短距离传输场景的优选方案
fpga开发
Js_cold15 小时前
Verilog运算符
开发语言·fpga开发·verilog
Js_cold2 天前
Verilog函数function
开发语言·fpga开发·verilog
Js_cold2 天前
Verilog任务task
开发语言·fpga开发·verilog
brave and determined2 天前
可编程逻辑器件学习(day3):FPGA设计方法、开发流程与基于FPGA的SOC设计详解
嵌入式硬件·fpga开发·soc·仿真·电路·时序·可编程逻辑器件
Lee_yayayayaya2 天前
锁相环技术及FPGA实现
fpga开发