多片RFSoC同步,64T 64R

挖个坑,验证测试多片47/49dr同步方案可行性,每个LMK04828采用 Zero delay mode (ZDM)

参考资料:

1、https://iwave-global.com/articles/multi-board-synchronization-on-rfsoc-board-and-systems/

2、https://adaptivesupport.amd.com/s/question/0D54U00007UkaLdSAJ/how-to-setup-multiboard-synchronization-how-do-we-evaluate-it?language=en_US

3、https://www.interwiser.com/?mod=cases_detail&id=7

4、https://rfsoc.net/mrf16#

5、https://www.ti.com/lit/ds/symlink/lmk04828.pdf?ts=1753089154048

6、Multi-ClockSynchronization


1、所有RFSoC上的Analog SYSREF、PL_SYSREF、PL_CLK 和 sampling clock 应该相位对齐

2、各个LMK04828 需要一个公共输入参考时钟,消除不同输入源之间的相位差

3、LMK04828 芯片的ZDM模式将确保输出时钟(SYSREF、PL_CLK 和 sampling clock)与公共输入参考时钟相位锁定

图来源:https://rfsoc.net/mrf16#

图来源:https://mp.weixin.qq.com/s/KAyK8p3yLFvkCv-GOao4cw

图来源:https://www.interwiser.com/?mod=cases_detail&id=7

看看各个通道间的相位一致性和幅度一致性

相关推荐
易享电子8 小时前
基于单片机车窗环境监测控制系统Proteus仿真(含全部资料)
单片机·嵌入式硬件·fpga开发·51单片机·proteus
cycf9 小时前
系统同步接口输入延迟(五)
fpga开发
cmc10289 小时前
131.如何区分FPGA芯片型号是-2l还是-2方法
fpga开发
sz66cm20 小时前
FPGA基础 -- 无毛刺时钟切换(glitch-free clock switching)
fpga开发
Blossom.11821 小时前
把AI“绣”进丝绸:生成式刺绣神经网络让古装自带摄像头
人工智能·pytorch·python·深度学习·神经网络·机器学习·fpga开发
电子凉冰21 小时前
FPGA强化-VGA显示设计与验证
fpga开发
XINVRY-FPGA1 天前
XC7A100T-2FGG484I Xilinx Artix-7 FPGA
arm开发·嵌入式硬件·fpga开发·硬件工程·信息与通信·信号处理·fpga
cmc10281 天前
129.FPGA绑定管脚时差分管脚只绑_p是不行的,tx与rx只绑一个也不行
fpga开发
望获linux1 天前
【实时Linux实战系列】FPGA 与实时 Linux 的协同设计
大数据·linux·服务器·网络·数据库·fpga开发·操作系统
cycf1 天前
系统同步输出延迟分析(七)
fpga开发