FPGA实战篇(呼吸灯实验)

1.呼吸灯简介
呼吸灯采用 PWM 的方式,在固定的频率下,通过调整占空比的方式来控制 LED 灯亮度的变化。 PWM(Pulse Width Modulation ),即脉冲宽度调制,它利用微处理器输出的 PWM 信号,实现对模拟电路控制的 一种非常有效的技术,广泛应用于测量、通信、功率控制等领域。
在由计数器产生的固定周期的 PWM 信号下,如果其占空比为 0 ,则 LED 灯不亮;如果其占空比为 100% ,则 LED 灯最亮。所以将占空比从 0 到 100% ,再从 100% 到 0 不断变化,就可以实现 LED 灯的"呼吸"效果。
PWM 占空比调节示意图如下图所示:

由上图可知,LED 高电平的时间由长渐渐变短,再由短渐渐变长,如果 LED 灯是高电平点亮,则 LED灯会呈现出亮度由亮到暗,再由暗到亮的过程。
2.实验任务
本节实验任务是使用正点原子 ZYNQ 开发板(核心板)上的 PL LED ,实现呼吸灯的效果,即由灭渐亮,然后再由亮渐灭。
3.硬件设计
发光二极管的原理图如下图所示,PL LED 发光二极管位于核心板上,其阴极通过 330 欧姆的电阻连到地(GND ),阳极与 ZYNQ 的 IO 相连, LED 与地之间的电阻起到限流作用。当 PL_LED 输出高电平时,点亮 LED 灯,当 PL LED 输出低电平时, LED 灯熄灭。

本实验中,系统时钟、按键复位以及 LED 端口的管脚分配如下表所示:

4.程序设计
本次实验的模块端口及结构框图如下图所示。

周期信号计数器用于产生驱动 LED 的脉冲信号,本次实验的周期信号频率为 1Khz ,其占空比由后级逻辑在每个周期之后进行递增或递减,最后再对当前计数值和占空比计数值进行比较,以输出占空比可调的 脉冲信号。
呼吸灯代码如下:

python 复制代码
1 module breath_led(
2 input sys_clk , //时钟信号 50Mhz
3 input sys_rst_n , //复位信号
4 
5 output led //LED
6 );
7 
8 //reg define
9 reg [15:0] period_cnt ; //周期计数器频率:1khz 周期:1ms 计数值:1ms/20ns=50000
10 reg [15:0] duty_cycle ; //占空比数值
11 reg inc_dec_flag ; //0 递增 1 递减
12
13 //*****************************************************
14 //** main code
15 //*****************************************************
16
17 //根据占空比和计数值之间的大小关系来输出 LED
18 assign led = (period_cnt >= duty_cycle) ? 1'b1 : 1'b0;
19
20 //周期计数器
21 always @(posedge sys_clk or negedge sys_rst_n) begin
22 if(!sys_rst_n)
23 period_cnt <= 16'd0;
24 else if(period_cnt == 16'd50000)
25 period_cnt <= 16'd0;
26 else
27 period_cnt <= period_cnt + 1'b1;
28 end
29
30 //在周期计数器的节拍下递增或递减占空比
31 always @(posedge sys_clk or negedge sys_rst_n) begin
32 if(!sys_rst_n) begin
33 duty_cycle <= 16'd0;
34 inc_dec_flag <= 1'b0;
35 end
36 else begin
37 if(period_cnt == 16'd50000) begin //计满 1ms
38 if(inc_dec_flag == 1'b0) begin //占空比递增状态
39 if(duty_cycle == 16'd50000) //如果占空比已递增至最大
40 inc_dec_flag <= 1'b1; //则占空比开始递减
41 else //否则占空比以 25 为单位递增
42 duty_cycle <= duty_cycle + 16'd25;
43 end
44 else begin //占空比递减状态
45 if(duty_cycle == 16'd0) //如果占空比已递减至 0
46 inc_dec_flag <= 1'b0; //则占空比开始递增
47 else //否则占空比以 25 为单位递减
48 duty_cycle <= duty_cycle - 16'd25;
49 end
50 end
51 end
52 end
53
54 endmodule

第 21-28 行是 1KHz 周期信号的计数器,用于产生 1KHz 的 LED 驱动信号。第 31-52 行的 always 块为占空比设定模块,每次计数完了一个周期,就根据递增/ 递减标志来对占空比计数值( duty_cycle)进行递增/递减 25 个计数值,这个递增或者递减的数值大小可以用来控制呼吸灯的呼吸频率。
如果占空比计数值(duty_cycle )已经递增到了最大,则呼吸灯已经处于最亮的状态,接下来开始递减; 反之,如果占空比计数至已经递减到了最小,即 0 ,则呼吸灯处于熄灭的状态,接下来开始递增;如此循环往复,最终实现了流水灯的效果。
在代码的第 18 行通过组合逻辑把当前的周期计数值和占空比计数值进行比较,来判断 LED 的输出电平。在一个周期内,如果当前的周期计数值小于等于占空比计数值,则 LED 输出高电平,即点亮;如果当前的周期计数值大于占空比计数值,则 LED 输出低电平,即熄灭。
5.下载验证
编译工程并生成比特流.bit 文件。将下载器一端连接电脑,另一端与开发板上的 JTAG 下载口连接,连接电源线,并打开开发板的电源开关。
点击 Vivado 左侧" Flow Navigator "窗口最下面的" Open Hardware Manager ",此时 Vivado 软件识别到下载器,点击"Hardware" 窗口中" Progam Device "下载程序,在弹出的界面中选择" Program "下载程序。
程序下载完成后,可以看到核心板的 PL LED 灯由暗慢慢变亮,再由亮慢慢变暗,即呈现出"呼吸"的效果,如下图所示:

相关推荐
坏孩子的诺亚方舟16 天前
FPGA系统架构设计实践15_高云Arora V系列时钟体系
fpga开发·系统架构
FPGA小徐16 天前
入门 CNN 结构全解析|从流程图理论到 FPGA Verilog 硬件实现(含习题带讲解)
fpga开发
FPGA小徐16 天前
FPGA 数字信号处理:并行 FIR 与串行滤波器设计原理、对比与完整 Verilog 实现
fpga开发
Saniffer_SH17 天前
【高清视频】Gen6 服务器还没到,Gen6 SSD 怎么测?Emily 现场演示三种测试环境
人工智能·驱动开发·测试工具·缓存·fpga开发·计算机外设·压力测试
zlinear数据采集卡17 天前
双核架构深度解析:ARM+FPGA如何让数据采集卡实现500Ksps高性能?
arm开发·fpga开发·架构
9527华安17 天前
FPGA实现GTH Transceivers Wizard传输2路视频,基于aurora 8b10b编解码架构,提供4套工程源码和技术支持
fpga开发·gth·aurora 8b10b·transceivers
FPGA小徐18 天前
FPGA 数字信号处理(二):并行 FIR 滤波器的 Verilog 全流程设计与实现
fpga开发
国科安芯18 天前
基于AS32S601ZIT2型抗辐照MCU的商业航天卫星姿态确定与控制系统研究
单片机·嵌入式硬件·安全·fpga开发·架构·risc-v
ALINX技术博客18 天前
【黑金云课堂】FPGA技术教程FPGA基础:I2C 总线通信技术
fpga开发·i2c
Hello-FPGA18 天前
Xilinx KU040 FPGA Camera Link 图像采集
c++·fpga开发