FPGA远程升级 -- FLASH控制

简介

前文讲到如何实现XILINX芯片程序跳转,但升级程序是事先通过VIVADO工具将两个程序合成一个BIN文件实现升级的,并不能在线更新升级。要实现远程升级的能力需要对FPGA的FLASH进行在线写入升级程序。

FLASH介绍

本次设计FLASH选用的是S25FL128芯片,FPGA实现远程升级需要对FLASH进行擦除和写入等操作,下面将对FLASH的读操作、写操作、擦除等操作做简单描述。

FLASH读ID

基本所有芯片都有ID寄存器,可以访问ID寄存器可以认为该芯片正常工作并且能正常访问内部寄存器。

查阅"Device ID address map"可得ID内容如下:

即此芯片的ID是32位的,前3个Byte分别是0x01,0x60,0x18。

FLASH 擦除

FLASH写操作之前需要对FLASH进行擦除操作,这里我们使用的是块擦除,指令如下:

擦除块的大小需要根据自己烧录的程序大小而定,例如烧录程序大小为5Mbit,擦除一块FLASH的大小为64KB,那么至少需要擦除64块BLOCK内存供FLASH写入新的程序。

FLASH写入

擦除完毕后可以对FLASH做写入操作,写入前需要添加写命令使能,命令如下:

写入命令如下:

FLASH读命令

读命令如下:

不管是擦除命令、读写命令、SPI模式都有多种,以上介绍的都是本次设计使用到的命令,其他命令这里不做阐述。

FLASH的擦除和写入并不是瞬间完成的,每一次擦除和写入都是又时间的,原文描述如下:

擦除或者写入一次完成后对下一次写入或者擦除时间是有描述的,设计中我们可以查FLASH的状态寄存器确定FLASH是否可以做下一次写入或者擦除操作,命令如下:

综上所述,在进行当前擦除或者写入操作前需要确保驱动处于Ready状态,不然擦除或者写入命令会出错。

对于FLASH的驱动代码,都有独立的模块和控制模块,需要源码的可联系我,如下图所示:

FPGA原语

默认情况下FPGA是无法对存放工程的FLASH进行操作的,需要调用FPGA的一个原语令FPGA可以控制FLASH操作,原语代码如下:

复制代码
   STARTUPE2 #(
      .PROG_USR("FALSE"),  // Activate program event security feature. Requires encrypted bitstreams.
      .SIM_CCLK_FREQ(10)  // Set the Configuration Clock Frequency(ns) for simulation.
   )
   STARTUPE2_inst (
      .CFGCLK(),       // 1-bit output: Configuration main clock output
      .CFGMCLK(),     // 1-bit output: Configuration internal oscillator clock output
      .EOS(EOS),             // 1-bit output: Active high output signal indicating the End Of Startup.
      .PREQ(),           // 1-bit output: PROGRAM request to fabric output
      .CLK(0),             // 1-bit input: User start-up clock input
      .GSR(0),             // 1-bit input: Global Set/Reset input (GSR cannot be used for the port name)
      .GTS(0),             // 1-bit input: Global 3-state input (GTS cannot be used for the port name)
      .KEYCLEARB(1), // 1-bit input: Clear AES Decrypter Key input from Battery-Backed RAM (BBRAM)
      .PACK(1),           // 1-bit input: PROGRAM acknowledge input
      .USRCCLKO(spi_sclk),   // 1-bit input: User CCLK input
                             // For Zynq-7000 devices, this input must be tied to GND
      .USRCCLKTS(0), // 1-bit input: User CCLK 3-state enable input
                             // For Zynq-7000 devices, this input must be tied to VCC
      .USRDONEO(1),   // 1-bit input: User DONE pin output control
      .USRDONETS(0)  // 1-bit input: User DONE 3-state enable output
   );

再将FLASH的引脚做约束即可,这里需要注意FLASH的时钟引脚无需做约束。

以上就是FLASH部分的远程升级内容,结合前面章节描述的multiboot,可以实现远程升级功。如需源码和帮助可联系我。

相关推荐
ShiMetaPi1 小时前
GM-3568JHF丨ARM+FPGA异构开发板应用开发教程:04 MIPI屏幕检测案例
arm开发·fpga开发·rk3568
最遥远的瞬间3 小时前
四、呼吸灯实战
fpga开发
FPGA小c鸡3 小时前
FPGA高速收发器GTH完全指南:从零基础到10Gbps高速设计实战
fpga开发
乌恩大侠3 小时前
【AI-RAN 调研】软银株式会社的 “AITRAS” 基于 Arm 架构的 NVIDIA 平台 实现 集中式与分布式 AI-RAN 架构
人工智能·分布式·fpga开发·架构·usrp·mimo
Saniffer_SH1 天前
【高清视频】笔记本电脑出现蓝屏、死机、慢、不稳定是这样连接分析M.2 SSD的
运维·服务器·网络·人工智能·驱动开发·嵌入式硬件·fpga开发
Z22ZHaoGGGG1 天前
Verilog实现对采样信号有效值(RMS)的计算
fpga开发
简简单单做算法1 天前
基于FPGA的图像形态学腐蚀处理Verilog开发与开发板硬件测试
fpga开发·腐蚀·形态学处理·硬件调试
hong_fpgaer1 天前
XILINX ZYNQ FPGA PS端DMA握手流程
fpga开发·vivado
北城笑笑1 天前
FPGA 50 ,Xilinx Vivado 2020 版本安装流程,以及常见问题解析,附中文翻译( Vivado 2020 版本安装教程 )
fpga开发·fpga
GateWorld2 天前
主流FPGA厂商对SystemVerilog的支持现状
fpga开发·system verilog