技术栈

fpgafor循环语句使用

乘风~&2024-12-25 17:07
c 复制代码
genvar i;//循环变量名称
generate 
for(i=0;i<4;i=i+1)begin:tx//自己定义名称
//循环内容
end
endgenerate

12位的16进制乘以4就是48位位宽的2进制 因为 22 2*2(2^4)=16

上一篇:Markdown转Beamer
下一篇:Xilinx 平台 drp 动态调节 mmcm
相关推荐
FPGA小迷弟
2 天前
FPGA工程师面试题汇总(九)
网络协议·tcp/ip·fpga开发·面试·verilog·fpga
FPGA-ADDA
3 天前
第一篇:从“软件无线电”到“单芯片无线电”——RFSoC如何重塑无线系统设计
arm开发·信号处理·fpga·通信系统·rfsoc
FPGA-ADDA
5 天前
Xilinx Zynq UltraScale+ RFSoC XCZU47DR 开发板
fpga开发·fpga·rfsoc·xczu47dr
FPGA小迷弟
6 天前
FPGA面试题汇总整理(一)
学习·fpga开发·verilog·fpga
FPGA小迷弟
7 天前
FPGA工程师面试题汇总(二)
学习·fpga开发·verilog·fpga
FPGA小迷弟
8 天前
FPGA 时序约束基础:从时钟定义到输入输出延迟的完整设置
前端·学习·fpga开发·verilog·fpga
daxi150
9 天前
Verilog入门实战——第3讲:流程控制语句(if-else / case / 循环结构)
fpga开发·fpga
FPGA小迷弟
9 天前
高频时钟设计:FPGA 多时钟域同步与时序收敛实战方案
前端·学习·fpga开发·verilog·fpga
FPGA-ADDA
10 天前
第三篇:Xilinx Zynq SoC系列——从Zynq-7000到RFSoC
5g·信号处理·fpga·通信系统·rfsoc
dMing`
11 天前
基于FPGA的简易数据采集系统
fpga开发·fpga·adc·dac
热门推荐
012026年3月AI领域大事件:DeepSeek引领开源风暴02GitHub 镜像站点03围棋-html版本04纯 HTML/CSS/JS 实现的高颜值登录页,还会眨眼睛!少女心爆棚!05“wsl --install -d Ubuntu-22.04”下载慢,中国地区离线安装 Ubuntu 22.04 WSL方法(亲测2025年5月6日)06安娜的档案(Anna’s Archive) 镜像网站/国内最新可访问入口(持续更新)07OpenClaw 使用和管理 MCP 完全指南08Claude Code + GLM4.7 避坑指南:解决 Unable to connect to Anthropic services09Mac 本地部署 OMLX + 通义千问 Qwen3.5-27B 保姆级教程10班级宠物园部署指南