使用Xilinx PCIE XDMA框架读写访问DDR3内容

在 FPGA 开发中,使用 XDMA(PCIe DMA)是实现主机和 FPGA 之间数据传输的常见方法。`xdma_rw.exe` 是一个官方提供的命令行工具,用于与 FPGA 进行读写操作,支持从 PCIe 总线读取或写入数据。我利用xdma框架实现了DDR3内存的读写访问,下面是详细的操作步骤。  

一、建立工程

XDMA IP核的配置如下:

配置完的接口如下:

mig ip主要配置的地方如下:

添加AXI接口形式的mig核,使得上位机数据能够存入DDR3同时中断信号能够中断上位机,对应的完整block design框图如下:

接下来很重要的是要对Address Editior进行更改:

XDMA针对AXI_Lite部分的映射地址设置为0x40000000,则上位机0地址便于AXI_LITE0x40000000对应:

绑定管脚:

二、安装xdma系统驱动

将程序烧录到FPGA板卡后,检测到PCI串行端口,接下来安装对应的驱动程序。

在终端打开测试模式:

重启计算机,安装驱动程序,直接在官方下载即可,安装成功的界面如下:

这里已经提供了编译好的xdma_rw.exe文件,同时给定的操作如下:

根据地址分配的情况可知,如果输入0x000_0000将对应于中断寄存器内容,AXI对应映射地址0x4000_0000;

如果从0x4000_0000开始读写将会映射到MIG IP中0x8000_0000。

对DDR3对应的地址进行读写,结果如下,说明通过XDMA-AXI MIG-DDR3读写成功。

相关推荐
fei_sun10 小时前
[FPGA] MIPS 12条整数指令【2】
fpga开发
cckkppll10 小时前
FPGA 时钟多路复用
fpga开发
helloasimo12 小时前
使用VCS对Verilog/System Verilog进行单步调试的步骤
fpga开发
Zoolybo17 小时前
FPGA|IP核PLL调用测试:调用IP核
fpga开发
Echo_cy_17 小时前
Verilog语言学习总结
fpga开发
Hcoco_me17 小时前
Verilog基础(三):过程
fpga开发·verilog
ooo-p18 小时前
FPGA学习篇——开篇之作
学习·fpga开发
Zoolybo20 小时前
FPGA|IP核PLL调用测试:建立工程
fpga开发
水饺编程2 天前
简易CPU设计入门:指令单元(二)
linux·嵌入式硬件·fpga开发·硬件工程
天外高人3 天前
实验六 项目二 简易信号发生器的设计与实现 (HEU)
单片机·嵌入式硬件·fpga开发·实验