FPGA 使用 CLOCK_LOW_FANOUT 约束

使用 CLOCK_LOW_FANOUT 约束
您可以使用 CLOCK_LOW_FANOUT 约束在单个时钟区域中包含时钟缓存负载。在由全局时钟缓存直接驱动的时钟网段
上对 CLOCK_LOW_FANOUT 进行设置,而且全局时钟缓存扇出必须低于 2000 个负载。
注释: 当与其他时钟约束配合使用时, CLOCK_LOW_FANOUT 的优先级较低。如果 CLOCK_LOW_FANOUT 与诸如
USER_CLOCK_ROOT 、 CLOCK_DELAY_GROUP 或 CLOCK_DEDICATED_ROUTE 等其他时钟约束发生冲突时,那么将不会
遵从 CLOCK_LOW_FANOUT 约束。
下面的示例所示的 CLOCK_LOW_FANOUT 约束主要用于驱动负载不超过 2000 的时钟网络并将其纳入单个时钟区域。输
入时钟端口 clkIn 不仅针对位于 CLOCK_REGION X2Y0 的 GCIO 提供 PACKAGE_PIN 分配,而且还可驱动 PLLE3_ADV 。
PLLE3_ADV 可驱动全局时钟缓存,其接下来可驱动带有 1379 个负载的时钟网络。全局时钟缓存的负载均位于
CLOCK_REGION X2Y0 。

PACKAGE_PIN AF9 - IOBank 64 - CLOCK_REGION X2Y0

set_property PACKAGE_PIN AF9 [get_ports clkIn]
set_property IOSTANDARD LVCMOS18 [get_ports clkIn]
set_property CLOCK_LOW_FANOUT TRUE [get_nets -of [get_pins clkOut0_bufg_inst/O]]

相关推荐
Moonnnn.1 天前
【FPGA】设计流程——板级验证
fpga开发
ALINX技术博客1 天前
ALINX 携手 PhineDesign 亮相日本 DSF2025,用 FPGA 产品力响应时代技术浪潮挑战!
fpga开发·fpga
电子凉冰1 天前
FPGA强化-TFT_LCD液晶屏驱动设计与验证
fpga开发·1024程序员节
电子凉冰2 天前
FPGA强化- HDMI显示器驱动设计与验证
fpga开发
FPGA-李宇航2 天前
RAM和ROM的定义和区别总结!!!
fpga开发
FPGA_小田老师2 天前
FPGA状态机设计实战:从概念到可靠实现的完整指南
fpga开发·状态机·锁存器·寄存器·可乐售卖机·状态机实战
云雾J视界2 天前
6G通信基站原型开发:Stratix 10 SoC片上128位AXI总线优化与400G加密引擎实现
fpga开发·soc·加密引擎·axi4总线·hyperflex架构·32核并行架构
江蘇的蘇2 天前
UltraScale/+ FPGA实现万兆网的两种方式:GT核、10G Ethernet Subsystem核
fpga开发
骁的小小站2 天前
Verilator 和 GTKwave联合仿真
开发语言·c++·经验分享·笔记·学习·fpga开发
知识充实人生2 天前
时序收敛方法一:控制集优化
stm32·单片机·fpga开发