使用 CLOCK_DEDICATED_ROUTE 约束
CLOCK_DEDICATED_ROUTE 约束通常在从一个时钟区域中的时钟缓存驱动到另一个时钟区域中的 MMCM 或 PLL 时使
用。默认情况下， CLOCK_DEDICATED_ROUTE 约束设置为 TRUE ，并且缓存 /MMCM 或 PLL 对必须布局在相同的时钟区
域中。
注释： 在使用 UltraScale 器件工作时，勿在端口直接驱动的网络上应用 CLOCK_DEDICATED_ROUTE 属性。相反，将 CLOCK_DEDICATED_ROUTE 属性应用到 IBUF 的
输出。
当从一个时钟区域中的时钟缓存驱动垂直相邻时钟区域中的 MMCM 或 PLL 时，必须将 7 系列器件的 CLOCK_DEDICATED_ROUTE 设置为 BACKBONE 或 UltraScale 器
件的 CLOCK_DEDICATED_ROUTE 设置为 SAME_CMT_COLUMN 。这可以防止实现错误，并确保时钟仅使用全局时钟资源进行布线。以下示例显示了在垂直相邻时钟
区域中驱动两个 PLL 的时钟缓存。
set_property CLOCK_DEDICATED_ROUTE SAME_CMT_COLUMN [get_nets -of [get_pins BUFG_inst_0/O]]
set_property LOC PLLE3_ADV_X0Y0 [get_cells PLLE3_ADV_inst_0]
set_property LOC PLLE3_ADV_X0Y4 [get_cells PLLE3_ADV_inst_1]
当从时钟缓存驱动到不垂直相邻的其他时钟区域时，必须将 7 系列器件的 CLOCK_DEDICATED_ROUTE 设置为 FALSE 或
UltraScale 器件的 ANY_CMT_COLUMN 设置为 CLOCK_DEDICATED_ROUTE 。这可以防止实现错误，并确保时钟仅使用
全局时钟资源进行布线。以下示例和图显示了驱动与输入缓存不在同一时钟区域列上的两个 PLL 的 BUFGCE 。
set_property CLOCK_DEDICATED_ROUTE ANY_CMT_COLUMN [get_nets -of [get_pins BUFG_inst_0/O]]
set_property LOC PLLE3_ADV_X1Y0 [get_cells PLLE3_ADV_inst_0]
set_property LOC PLLE3_ADV_X1Y4 [get_cells PLLE3_ADV_inst_1]
FPGA 使用 CLOCK_DEDICATED_ROUTE 约束
cckkppll2025-01-30 3:02
相关推荐
stars-he18 小时前
FPGA学习笔记-图书馆存包柜，乒乓球游戏电路设计从此不归路18 小时前
FPGA 结构与 CAD 设计（第3章）下YprgDay20 小时前
Vivado单独综合某一模块查看资源消耗Joshua-a20 小时前
高云FPGA在线调试/逻辑分析仪简要使用流程博览鸿蒙2 天前
FPGA 工程中常见的基础硬件问题GateWorld2 天前
FPGA 实现无毛刺时钟切换Seraphina_Lily2 天前
从接口选型到体系结构认知——谈 CPU–FPGA–DSP 异构处理系统与同构冗余设计Seraphina_Lily2 天前
CPU–FPGA–DSP 异构系统中的总线接口选型——为什么 CPU 用 eLBC，而 DSP 用 XINTF？GateWorld2 天前
FPGA开发十年心路ALINX技术博客3 天前
【ALINX 教程】FPGA Multiboot 功能实现——基于 ALINX Artix US+ AXAU25 开发板