Processor System Reset IP 核 v5.0(vivado)

这个IP的作用,我的理解是,比普通按键复位更加高效灵活,可以配置多个复位输出,可以配置复位周期。

1、输入信号:

重要的信号有时钟clk信号,一般连接到系统时钟;输入复位信号,一般是外部的复位键。

ps:上述输入信号分别是:系统最慢时钟、外部复位、辅助复位、MDM复位(由外部复位参数配置复位时钟数和有效电平)、DCM lock信号

2、 输出信号:

比较重要的是选择输出复位信号,一般选择peripheral_reset信号,可以作为高电平复位信号。

3、配置参数:

配置参数也就是IP配置界面,其中上面两类是对输入信号的参数配置,后面两类是输出信号的参数配置。

第一类,是对输入的外部复位的配置,第一个参数是配置为输入是高电平有效还是低电平有效;第二个参数是输入外部复位的有效周期数(并不是前面的复位外宽,其功能是,输入复位有效周期数达到之后,才会产生输出的复位信号)。

第二类,是对输入的辅助复位的配置,同上。

第三类,是输出高有效的复位信号,并分别配置这两个输出信号的有效周期数。

第四类,是输出低有效的复位信号,并分别配置这两个输出信号的有效周期数。

4、如上,我的分析理解是,该IP的实现过程如下(假设按照上图的参数配置):

选择如下端口输入输出:

那么在输入复位有效周期大于等于4时,就会触发输出复位,因为设置了一个周期的有效,就如下图:

(以上是我对这个IP的理解,唯一不确定的是这个时序图是否正确,等后面有时间再来仿真验证2025.3.28)

该IP的的用户手册链接:https://docs.amd.com/v/u/en-US/pg164-proc-sys-reset

相关推荐
星华云1 天前
[FPGA]Spartan6 Uart固定波特率读写JY901P惯导模块
fpga开发·verilog·jy901p·惯导模块
s09071361 天前
ZYNQ无SD卡纯NAND Flash启动Linux全攻略
linux·fpga开发·zynq·nand flash启动
jjinl2 天前
AG32VF407RGT6 开发流程记录
fpga开发
FPGA小迷弟2 天前
FPGA面试题汇总整理(一)
学习·fpga开发·verilog·fpga
Z22ZHaoGGGG2 天前
verilog 资源占用少的滤波方法
fpga开发
S&Z34632 天前
[SZ901]FPGA 下载器硬件介绍
fpga开发
GateWorld2 天前
FPGA内部模块详解之四 算力引擎——数字信号处理单元(DSP Slice)深度解析
fpga开发·dsp
weiyvyy2 天前
嵌入式硬件接口开发的核心原则
驱动开发·单片机·嵌入式硬件·fpga开发·硬件架构·硬件工程
Kong_19942 天前
芯片开发学习笔记·二十一——primetime静态时序分析
fpga开发·芯片开发
S&Z34632 天前
[SZ901] 多路FPGA 网络下载器总览
网络·fpga开发