Processor System Reset IP 核 v5.0(vivado)

这个IP的作用,我的理解是,比普通按键复位更加高效灵活,可以配置多个复位输出,可以配置复位周期。

1、输入信号:

重要的信号有时钟clk信号,一般连接到系统时钟;输入复位信号,一般是外部的复位键。

ps:上述输入信号分别是:系统最慢时钟、外部复位、辅助复位、MDM复位(由外部复位参数配置复位时钟数和有效电平)、DCM lock信号

2、 输出信号:

比较重要的是选择输出复位信号,一般选择peripheral_reset信号,可以作为高电平复位信号。

3、配置参数:

配置参数也就是IP配置界面,其中上面两类是对输入信号的参数配置,后面两类是输出信号的参数配置。

第一类,是对输入的外部复位的配置,第一个参数是配置为输入是高电平有效还是低电平有效;第二个参数是输入外部复位的有效周期数(并不是前面的复位外宽,其功能是,输入复位有效周期数达到之后,才会产生输出的复位信号)。

第二类,是对输入的辅助复位的配置,同上。

第三类,是输出高有效的复位信号,并分别配置这两个输出信号的有效周期数。

第四类,是输出低有效的复位信号,并分别配置这两个输出信号的有效周期数。

4、如上,我的分析理解是,该IP的实现过程如下(假设按照上图的参数配置):

选择如下端口输入输出:

那么在输入复位有效周期大于等于4时,就会触发输出复位,因为设置了一个周期的有效,就如下图:

(以上是我对这个IP的理解,唯一不确定的是这个时序图是否正确,等后面有时间再来仿真验证2025.3.28)

该IP的的用户手册链接:https://docs.amd.com/v/u/en-US/pg164-proc-sys-reset

相关推荐
禾川兴 132424006883 小时前
国产芯片解析:龙讯HDMI Splitter系列:多屏共享高清
单片机·fpga开发·适配器模式
威视锐科技7 小时前
软件定义无线电36
网络·网络协议·算法·fpga开发·架构·信息与通信
JINX的诅咒8 小时前
CORDIC算法:三角函数的硬件加速革命——从数学原理到FPGA实现的超高效计算方案
算法·数学建模·fpga开发·架构·信号处理·硬件加速器
云山工作室11 小时前
基于FPGA的智能垃圾分类装置(论文+源码)
单片机·fpga开发·毕业设计·毕设
ooo-p1 天前
FPGA学习篇——Verilog学习之寄存器的实现
学习·fpga开发
北京青翼科技1 天前
【PCIE711-214】基于PCIe总线架构的4路HD-SDI/3G-SDI视频图像模拟源
图像处理·人工智能·fpga开发·信号处理
G皮T1 天前
【弹性计算】异构计算云服务和 AI 加速器(四):FPGA 虚拟化技术
阿里云·fpga开发·云计算·虚拟化·fpga·异构计算·弹性计算
落笔太慌张~2 天前
[FPGA基础学习]实现流水灯与按键暂停
fpga开发
相醉为友2 天前
001 使用单片机实现的逻辑分析仪——吸收篇
笔记·单片机·嵌入式硬件·fpga开发·嵌入式