Processor System Reset IP 核 v5.0(vivado)

这个IP的作用,我的理解是,比普通按键复位更加高效灵活,可以配置多个复位输出,可以配置复位周期。

1、输入信号:

重要的信号有时钟clk信号,一般连接到系统时钟;输入复位信号,一般是外部的复位键。

ps:上述输入信号分别是:系统最慢时钟、外部复位、辅助复位、MDM复位(由外部复位参数配置复位时钟数和有效电平)、DCM lock信号

2、 输出信号:

比较重要的是选择输出复位信号,一般选择peripheral_reset信号,可以作为高电平复位信号。

3、配置参数:

配置参数也就是IP配置界面,其中上面两类是对输入信号的参数配置,后面两类是输出信号的参数配置。

第一类,是对输入的外部复位的配置,第一个参数是配置为输入是高电平有效还是低电平有效;第二个参数是输入外部复位的有效周期数(并不是前面的复位外宽,其功能是,输入复位有效周期数达到之后,才会产生输出的复位信号)。

第二类,是对输入的辅助复位的配置,同上。

第三类,是输出高有效的复位信号,并分别配置这两个输出信号的有效周期数。

第四类,是输出低有效的复位信号,并分别配置这两个输出信号的有效周期数。

4、如上,我的分析理解是,该IP的实现过程如下(假设按照上图的参数配置):

选择如下端口输入输出:

那么在输入复位有效周期大于等于4时,就会触发输出复位,因为设置了一个周期的有效,就如下图:

(以上是我对这个IP的理解,唯一不确定的是这个时序图是否正确,等后面有时间再来仿真验证2025.3.28)

该IP的的用户手册链接:https://docs.amd.com/v/u/en-US/pg164-proc-sys-reset

相关推荐
KOAN凯擎小妹16 小时前
晶振信号质量:上升下降时间与占空比
单片机·嵌入式硬件·fpga开发·信息与通信
cmc102817 小时前
148.PCIE参考时钟无法绑定
fpga开发
我爱C编程20 小时前
【硬件片内测试】基于FPGA的完整BPSK链路测试,含频偏锁定,帧同步,定时点,Viterbi译码,信道,误码统计
fpga开发·定时·bpsk·帧同步·卷积编码·维特比译码·频偏估计
FPGA_小田老师20 小时前
FPGA基础知识(十一):时序约束参数确定--从迷茫到精通
fpga开发·时序约束·建立时间·保持时间·约束参数计算
FPGA_小田老师20 小时前
FPGA基础知识(十二):详解跨时钟域约束
fpga开发·时序约束·跨时钟域·约束完整性
第二层皮-合肥2 天前
基于FPGA的雷达信号处理设计工具包分享
fpga开发·信号处理
美好的事情总会发生2 天前
FPGA的LVDS接口电压
嵌入式硬件·fpga开发·硬件工程·智能硬件
卡奥斯开源社区官方2 天前
量子计算“平价革命”深度解析:AMD破局FPGA方案+中国千比特云服务,技术拐点已至?
fpga开发·量子计算
贝塔实验室2 天前
译码器的结构
驱动开发·算法·网络安全·fpga开发·硬件工程·信息与通信·信号处理
bnsarocket2 天前
Verilog和FPGA的自学笔记9——呼吸灯
笔记·fpga开发·verilog·自学·硬件编程