verilog状态机思想编程流水灯

目录

一、状态机

1. 状态机基本概念

状态机(Finite State Machine, FSM)是数字电路设计中用于描述系统状态转换的核心组件,由以下要素组成:
状态寄存器 :存储当前状态
下一状态逻辑 :根据输入和当前状态确定下一状态
输出逻辑:生成与当前状态相关的输出

2. 状态机类型

类型 特点
Moore 输出仅取决于当前状态
Mealy 输出取决于当前状态和输入
混合型 结合 Moore 和 Mealy 的特点

3. Verilog 状态机设计要点

推荐使用三段式状态机结构:

  1. 状态寄存器(时序逻辑)
  2. 下一状态逻辑(组合逻辑)
  3. 输出逻辑(组合逻辑或时序逻辑)

优点:结构清晰、避免组合逻辑环路、便于综合和调试。

二、状态机实现一个1s流水灯

代码:

主模块:

c 复制代码
module flowLed (
    input  wire clk,        // 系统时钟
    input  wire rst_n,      // 复位信号
    output reg  [7:0] led   // 8位LED输出
);

// 时钟分频信号连线
wire clk_1s_en;

// 实例化时钟分频模块
clk_divider u_clk_divider (
    .clk(clk),
    .rst_n(rst_n),
    .clk_1s_en(clk_1s_en)
);

// ========== 三段式状态机设计 ========== //
// 第一阶段:状态寄存器定义
reg [7:0] state;

// 第二阶段:状态转移逻辑
always @(posedge clk or negedge rst_n) begin
    if (!rst_n) begin
        state <= 8'b0000_0001;  // 复位时第一个LED亮
    end else if (clk_1s_en) begin  // 每秒更新一次状态
        state <= {state[6:0], state[7]};  // 循环左移
    end
end

// 第三阶段:输出逻辑(直接驱动LED)
always @(posedge clk or negedge rst_n) begin
    if (!rst_n) begin
        led <= 8'b0000_0001;  // 初始状态
    end else begin
        led <= state;  // 状态直接映射到LED输出
    end
end

endmodule

分频模块:

c 复制代码
module clk_divider (
    input  wire clk,        // 系统时钟(如50MHz)
    input  wire rst_n,      // 复位信号(低有效)
    output reg  clk_1s_en   // 1秒使能信号(高脉冲)
);

// 50MHz -> 1Hz,需要计数50,000,000次(根据实际时钟调整)
parameter MAX_COUNT = 50_000_000 - 1; 
reg [25:0] counter;  // 足够覆盖50MHz分频的位宽

always @(posedge clk or negedge rst_n) begin
    if (!rst_n) begin
        counter <= 0;
        clk_1s_en <= 0;
    end else begin
        if (counter == MAX_COUNT) begin
            clk_1s_en <= 1;      // 产生1Hz使能脉冲
            counter <= 0;
        end else begin
            counter <= counter + 1;
            clk_1s_en <= 0;      // 保持单周期高脉冲
        end
    end
end

endmodule

三、DE2-115实物演示

引脚配置:

实物效果:

流水灯

相关推荐
XINVRY-FPGA1 小时前
XCVU13P-2FLGA2577I Xilinx AMD VirtexUltraScale+ FPGA
嵌入式硬件·fpga开发·云计算·硬件工程·dsp开发·射频工程·fpga
上园村蜻蜓队长3 小时前
ARM芯片架构之调试访问端口(DAP)
arm开发·单片机·fpga开发·架构
电子凉冰6 小时前
FPGA强化-简易频率计
fpga开发
ehiway15 小时前
中科亿海微SoM模组——国产散热控制板
fpga开发
li星野17 小时前
打工人日报#20250928
fpga开发
DebugKitty19 小时前
硬件开发2-ARM裸机开发3-I.MX6ULL - 时钟、定时器
arm开发·fpga开发·定时器·时钟
ThreeYear_s1 天前
【FPGA+DSP系列】——(2)DSP最小核心板进行ADC采样实验(采集电位器输出电压)
fpga开发
ALINX技术博客1 天前
【FPGA 开发分享】如何在 Vivado 中使用 PLL IP 核生成多路时钟
网络协议·tcp/ip·fpga开发
XINVRY-FPGA1 天前
XA7A75T-1FGG484Q 赛灵思 Xilinx AMD Artix-7 XA 系列 FPGA
嵌入式硬件·fpga开发·车载系统·云计算·硬件架构·硬件工程·fpga
XINVRY-FPGA1 天前
XC7A100T-2CSG324I 赛灵思 Xilinx AMD Artix-7 FPGA
arm开发·嵌入式硬件·fpga开发·硬件工程·信号处理·dsp开发·fpga