Verilog:LED呼吸灯

模块接口说明

信号 方向 描述
clk 输入 系统时钟(100MHz,周期10ns)
rst_n 输入 低电平有效的异步复位信号
led_en 输入 总使能信号(1=开启呼吸灯,0=关闭)
speed_en 输入 呼吸速度调节使能信号
speed[2:0] 输入 呼吸速度分级(0-7对应8级速度,0最慢,7最快)
led 输出 即PWM输出(受led_en控制)

模块代码:

复制代码
/* 呼吸灯模块例化
led_breath #(
    .STEP     (1)
) led_breath(
    .clk      (clk     ),         
    .rst_n    (rst_n   ),
    .led_en   (led_en  ),
    .speed_en (speed_en),     
    .speed    (speed   ),
    .led      (led     )   
);
*/

`timescale 1ns/1ps
// 呼吸灯模块(输出PWM波实现)
module led_breath #(
    parameter STEP = 1      //默认PWM占空比变化步长
)(
    input  wire clk,        // 时钟(100MHz)
    input  wire rst_n,      // 复位
    input  wire led_en,     // LED使能控制信号 1亮 0灭
    input  wire speed_en,   // 设置LED呼吸频率使能信号
    input  wire [2:0]speed, // LED呼吸频率(8级调节 0最慢 7最快)
    output wire led         // LED(PWM波)
);
localparam T_MAX    = 100000;// 占空比阈值变化周期的计数上限(1ms阈值变化一次)
localparam DUTY_MAX = 1000;  // 占空比计数上限(也是PWM波周期,同一占空比下周期长短不影响平均电压)
// 占空比阈值1ms变化一次,占空比计数上限1000,最小步长为1,最大8:因此LED呼吸一次周期最长2s、最短0.25s

reg [3:0]  step;            // PWM波占空比变化步长
reg [23:0] t_cnt;           // 呼吸周期计数器
reg [15:0] duty;            // 当前占空比阈值
reg [15:0] duty_cnt;        // 占空比计数
reg direction;              // 亮度变化方向 0变亮 1变暗
wire PWM;                   //PWM波信号线

// 设置PWM波占空比步长(最小步长为1,最大8)
always @(posedge clk or negedge rst_n) begin
    if (!rst_n) 
        step <= STEP;
    else if (speed_en)
        step <= (speed==7) ? 8 : (speed+1); //步长+1:最小步长1、最大8
end

// 呼吸周期计数器
always @(posedge clk or negedge rst_n) begin
    if (!rst_n) 
        t_cnt <= 0;
    else if (t_cnt == T_MAX-1)
        t_cnt <= 0;
    else
        t_cnt <= t_cnt + 1;
end

// PWM占空比阈值变化
always @(posedge clk or negedge rst_n) begin
    if (!rst_n) begin
        duty      <= 0;
        direction <= 0;
    end
    else if (t_cnt == T_MAX-1) begin 
        if (direction == 0) begin //变亮
            if (duty +step < DUTY_MAX) //防止占空比阈值不超过最大
                duty <= duty + step;
            else
                direction <= 1;
        end
        else begin //变暗
            if (duty -step > 0 && duty -step < DUTY_MAX) //防止减法溢出的情况
                duty <= duty - step;
            else
                direction <= 0;
        end
    end
end

// 占空比计数器
always @(posedge clk or negedge rst_n) begin
    if (!rst_n)
        duty_cnt <= 0;
    else if (duty_cnt == DUTY_MAX-1)
        duty_cnt <= 0;
    else
        duty_cnt <= duty_cnt + 1;
end
// PWM波输出
assign PWM = (duty_cnt <= duty);

// LED使能输出
assign led = led_en && PWM;

endmodule
相关推荐
花月mmc3 小时前
FPGA数字信号处理与深度学习
嵌入式硬件·深度学习·fpga开发·信号处理
幻智星科技4 小时前
UDP桥接IP产品简介
tcp/ip·fpga开发·udp·硬件架构
女神下凡4 小时前
芯参谋(76):电源监控复位芯片电路设计指南
arm开发·单片机·嵌入式硬件·fpga开发·设计规范
国科安芯4 小时前
LEO卫星里的IO脉冲事件通信,毛刺误触发解析及处理方案
单片机·嵌入式硬件·fpga开发·低轨卫星·商业航天·抗辐射
Riwuarua13 小时前
从近似0基础开始FPGA开发——Part.25:GT 高速收发器架构与 KU5P 资源规划
fpga开发·架构
星夜离尘5617 小时前
FPGA 三点中值滤波:不补零、不丢背压样本的流式实现
fpga开发
hexiaoyan8271 天前
互联卡设计方案:504-PCIE X16 金手指 FPGA Aurora协议互联卡
fpga开发·测试载板·互联卡·fpga aurora协议·夹板连接器·板卡互联
星夜离尘561 天前
FPGA 二进制数如何变成十进制显示:可背压的逐位 BCD 转换器
fpga开发
匠行科技1 天前
基于VPX架构的4路10GSPS ADC信号采集处理板
fpga开发
幻智星科技2 天前
蒙哥马利模乘FPGA优化实战
fpga开发·密码学