Verilog:LED呼吸灯

模块接口说明

信号 方向 描述
clk 输入 系统时钟(100MHz,周期10ns)
rst_n 输入 低电平有效的异步复位信号
led_en 输入 总使能信号(1=开启呼吸灯,0=关闭)
speed_en 输入 呼吸速度调节使能信号
speed[2:0] 输入 呼吸速度分级(0-7对应8级速度,0最慢,7最快)
led 输出 即PWM输出(受led_en控制)

模块代码:

复制代码
/* 呼吸灯模块例化
led_breath #(
    .STEP     (1)
) led_breath(
    .clk      (clk     ),         
    .rst_n    (rst_n   ),
    .led_en   (led_en  ),
    .speed_en (speed_en),     
    .speed    (speed   ),
    .led      (led     )   
);
*/

`timescale 1ns/1ps
// 呼吸灯模块(输出PWM波实现)
module led_breath #(
    parameter STEP = 1      //默认PWM占空比变化步长
)(
    input  wire clk,        // 时钟(100MHz)
    input  wire rst_n,      // 复位
    input  wire led_en,     // LED使能控制信号 1亮 0灭
    input  wire speed_en,   // 设置LED呼吸频率使能信号
    input  wire [2:0]speed, // LED呼吸频率(8级调节 0最慢 7最快)
    output wire led         // LED(PWM波)
);
localparam T_MAX    = 100000;// 占空比阈值变化周期的计数上限(1ms阈值变化一次)
localparam DUTY_MAX = 1000;  // 占空比计数上限(也是PWM波周期,同一占空比下周期长短不影响平均电压)
// 占空比阈值1ms变化一次,占空比计数上限1000,最小步长为1,最大8:因此LED呼吸一次周期最长2s、最短0.25s

reg [3:0]  step;            // PWM波占空比变化步长
reg [23:0] t_cnt;           // 呼吸周期计数器
reg [15:0] duty;            // 当前占空比阈值
reg [15:0] duty_cnt;        // 占空比计数
reg direction;              // 亮度变化方向 0变亮 1变暗
wire PWM;                   //PWM波信号线

// 设置PWM波占空比步长(最小步长为1,最大8)
always @(posedge clk or negedge rst_n) begin
    if (!rst_n) 
        step <= STEP;
    else if (speed_en)
        step <= (speed==7) ? 8 : (speed+1); //步长+1:最小步长1、最大8
end

// 呼吸周期计数器
always @(posedge clk or negedge rst_n) begin
    if (!rst_n) 
        t_cnt <= 0;
    else if (t_cnt == T_MAX-1)
        t_cnt <= 0;
    else
        t_cnt <= t_cnt + 1;
end

// PWM占空比阈值变化
always @(posedge clk or negedge rst_n) begin
    if (!rst_n) begin
        duty      <= 0;
        direction <= 0;
    end
    else if (t_cnt == T_MAX-1) begin 
        if (direction == 0) begin //变亮
            if (duty +step < DUTY_MAX) //防止占空比阈值不超过最大
                duty <= duty + step;
            else
                direction <= 1;
        end
        else begin //变暗
            if (duty -step > 0 && duty -step < DUTY_MAX) //防止减法溢出的情况
                duty <= duty - step;
            else
                direction <= 0;
        end
    end
end

// 占空比计数器
always @(posedge clk or negedge rst_n) begin
    if (!rst_n)
        duty_cnt <= 0;
    else if (duty_cnt == DUTY_MAX-1)
        duty_cnt <= 0;
    else
        duty_cnt <= duty_cnt + 1;
end
// PWM波输出
assign PWM = (duty_cnt <= duty);

// LED使能输出
assign led = led_en && PWM;

endmodule
相关推荐
ChipCamp21 小时前
Chisel芯片开发入门系列 -- 14. CPU芯片开发和解释4(Load/Store指令再探)
arm开发·青少年编程·fpga开发·scala·dsp开发·risc-v·chisel
霖001 天前
深入讲讲异步FIFO
笔记·vscode·单片机·嵌入式硬件·学习·fpga开发
水果里面有苹果1 天前
3-verilog的使用-1
fpga开发
嵌入式-老费1 天前
再谈fpga开发(总结篇)
fpga开发
minglie11 天前
基于 AXI-Lite 实现可扩展的硬件函数 RPC 框架(附完整源码)
fpga开发
朱古力(音视频开发)1 天前
NDI开发指南
fpga开发·音视频·实时音视频·视频编解码·流媒体
9527华安2 天前
FPGA实现AD9361采集转SRIO与DSP交互,FPGA+DSP多核异构信号处理架构,提供2套工程源码和技术支持
fpga开发·架构·信号处理·dsp·ad9361·多核异构
小眼睛FPGA2 天前
【盘古100Pro+开发板实验例程】FPGA学习 | 基于紫光 FPGA 的键控 LED 流水灯
科技·学习·ai·fpga开发·fpga
最好有梦想~3 天前
分享一个FPGA寄存器接口自动化工具
fpga开发
hahaha60163 天前
FPGA(或者数字电路)中组合逻辑和时序逻辑是怎么划分的
fpga开发