Flash烧录速度和加载配置速度(纯FPGA & ZYNQ)

在工程综合完成或者implement完成后,打开综合设计或者实现设计。

toots--->Edit Device Properties--->打开比特流设置

将bitstream进行压缩

上图中,时钟频率选择的档位有限,最大为66MHZ

io的bus width可以设置为x1,x2,x4

  1. vivado在设计过程中生成的bitstream需要通过FPGA特定的配置管脚引脚导入到FPGA中。FPGA这些专用的配置管脚在不同的电压级别下决定了其工作在不同的配置模式。
  2. 纯FPGA的bitstream加载和ZYNQ的加载不同,其中纯FPGA加载是直接通过外部Flash进行加载的,而ZYNQ的Flash不是通过FPGA加载的,而是通过ARM进行加载,所以QSPI的x1和x4是对单纯的FPGA是可配的,ZYNQ一般是只能进行文件的压缩配置和电压配置。
  3. 烧录需要注意:FPGA如果选择生成bit文件是QSPI X4的,如果在批量烧写完FLASH之后再贴装的情况下,需要工厂烧录器设置为x4的烧写模式。要不,贴装之后FPGA很有可能起不来。
  4. 参考:Xilinx FPGA------Vivado生成bit文件时需要添加的约束_edit device properties vivado-CSDN博客
  5. 参考:https://zhuanlan.zhihu.com/p/457990312
  6. 参考:xilinx fpga 启动速度加快_专栏_易百纳技术社区
  7. 注意:不同型号的FPGA对外部QSPI Flash支持的最高频率是不一样的。XC6SLX45支持的最高频率仅为26MHz, 而XC7K325T支持的最高频率高达66MHz
  8. 参考:Xilinx FPGA下如何加快QSPI Flash加载速度_如何提高spi flash访问速度-CSDN博客
  9. 关于烧录文件:固化文件bin文件最小,hex文件最大,mcs大小居中
  10. 参考:关于XDC 约束固化flash流程_xdc约束为x4-CSDN博客
  11. 参考:FPGA:生成固化文件(将代码固化到板子上面)_fpga怎么将代码固定-CSDN博客
  12. 参考:FPGA------VIVADO生成固化文件,掉电不丢失_vivado固化bin文件-CSDN博客
相关推荐
尤老师FPGA10 天前
使用DDR4控制器实现多通道数据读写(十六)
fpga开发·ddr4
HX科技10 天前
STM32给FPGA的外挂FLASH进行升级
stm32·嵌入式硬件·fpga开发·flash·fpga升级
sz66cm10 天前
FPGA基础 -- Verilog 驱动强度(drive strength)与电荷强度(charge strength)
fpga开发
海涛高软10 天前
FPGA深度和突发长度计算
fpga开发
hahaha601610 天前
vivado使用非自带的第三方编辑器
fpga开发
芝士不会写代码11 天前
【FPGA学习】DDS信号发生器设计
学习·fpga开发
9527华安11 天前
国产安路FPGA实现MIPI视频解码转HDMI输出,基于SC500摄像头,提供TD工程源码和技术支持
fpga开发·音视频·csi·mipi·dphy·安路fpga·sc500
可编程芯片开发11 天前
基于FPGA的白噪声信号发生器verilog实现,包含testbench和开发板硬件测试
fpga开发·白噪声·snr
风释雪FPGA11 天前
[XILINX]ZYNQ7010_7020_软件LVDS设计
fpga开发
XINVRY-FPGA11 天前
XCVU47P-2FSVH2892E Xilinx Virtex UltraScale+ FPGA AMD
c语言·c++·人工智能·嵌入式硬件·阿里云·fpga开发·fpga