《从零掌握MIPI CSI-2: 协议精解与FPGA摄像头开发实战》-- CSI-2 协议详细解析 (三)数据格式

CSI-2 协议详细解析(三):数据格式(Data Formats)


1. 格式分类与优先级

类型 主要格式(Primary) 次要格式(Secondary)
YUV YUV422 8-bit YUV420 8-bit/10-bit (Legacy/CSPS)
RGB RGB888, RGB565 RGB666, RGB555, RGB444
RAW RAW8 RAW6/7/10/12/14
其他 通用8位长包, 用户自定义字节包 -
  • 强制支持要求
    发送端(TX)至少支持一种主要格式。
    接收端(RX)必须支持所有主要格式。

2. 通用数据格式

(1) 数据类型代码
Data Type 描述
0x10 Null(空包,内容忽略)
0x11 Blanking(消隐数据,内容忽略)
0x12 Embedded 8-bit(嵌入式非图像数据)
0x13-0x17 Reserved(保留)
(2) 嵌入式数据(Embedded Data)
  • 位置 :可置于帧头(零或多行)或帧尾(零或多行)
  • 用途 :传输非图像信息(如传感器参数、时间戳)。
  • 包结构 :使用 0x12数据类型,负载长度=8位字节的整数倍。

3. YUV格式

(1) 关键特性
  • 颜色空间 :基于ITU-R BT.601的8位伽马校正Y'CbCr

  • 传输规则 :每行图像数据=1个长包。

  • 子格式对比

    格式 传输方式 行约束 包长度规则(表10-15)
    Legacy YUV420 8-bit 奇行传 UYYY...,偶行传 VYYY... 总行数必须为偶数 每包=3字节/2像素 (24位)
    YUV420 8-bit 奇行仅传 Y,偶行传 UYYY(同YUV422) 总行数必须为偶数 奇行:2字节/2像素 ``偶行:4字节/2像素
    YUV422 8-bit 每像素传 UYVY序列(图82) - 每包=4字节/2像素 (32位)
(2) 字节映射规则
  • Legacy YUV420
    Byte n = V/U分量Byte n+1 = Y1Byte n+2 = Y2

  • YUV422
    Byte n = UByte n+1 = Y1Byte n+2 = VByte n+3 = Y2


4. RGB格式

(1) 关键特性
  • 颜色空间 :基于IEC 61966的非线性sRGB'

  • 子格式对比

    格式 位深 传输单元 包长度规则(表17-20)
    RGB888 8位/分量(24位) 3字节/像素 每包=3字节×像素数
    RGB565 5-6-5位(16位) 2字节/像素 每包=2字节×像素数
    RGB666 6位/分量(18位) 3字节/2像素 每包=3字节×(像素数/2)
(2) 字节映射规则
  • RGB888
    Byte n = BByte n+1 = GByte n+2 = R

  • RGB565
    Byte n = G2 G1 G0 B4 B3 B2 B1 B0(低8位)
    Byte n+1 = R4 R3 R2 R1 R0 G5 G4 G3(高8位)


5. RAW格式

(1) 关键特性
  • 数据来源 :相机传感器原始Bayer模式数据

  • 通用规则 :每行图像数据=1个长包, 像素需填充对齐

  • 子格式对比

    格式 位深 传输单元 包长度约束 填充要求
    RAW8 8位/像素 1字节/像素 每包=1字节×像素数
    RAW10 10位/像素 4字节存储3像素(图110) 每包=4字节×(像素数/3) 像素数需为4的倍数
    RAW12 12位/像素 3字节存储2像素 每包=3字节×(像素数/2) 像素数需为2的倍数
(2) 字节映射示例(RAW10)
  • 像素序列Pixel1 (10位)Pixel2 (10位)Pixel3 (10位)
  • 字节打包

6. 用户自定义格式

  • 数据类型0x30-0x37
  • 特性
    负载为 任意8位字节流 (图118)。
    长度可变,无内容限制(如传输JPEG压缩数据)。
    包结构:长包格式,负载长度=字节整数倍。

关键设计约束

  1. 包负载对齐 :所有负载长度必须是 8位的整数倍
  2. 数据类型一致性 :包头中的 Data Type必须匹配负载格式
  3. 行长度统一 :同一帧内同虚拟通道同数据类型的所有包 长度必须相等 (YUV420例外)。

总结 :本章定义了CSI-2支持的像素级数据编码规则,涵盖主流图像格式(YUV/RGB/RAW)及自定义数据,通过严格的包长度约束和字节映射确保传输效率。实际实现需重点处理对齐要求(如RAW10的4像素对齐)和格式兼容性。查看CSI-2协议,了解更多更详细的数据格式。


相关推荐
小飞侠学FPGA1 小时前
VIVADO的IP核 DDS快速使用——生成正弦波,线性调频波
fpga开发·vivado·dds
博览鸿蒙6 小时前
成为一个年薪30W+的FPGA工程师是一种什么体验?
fpga开发
喜欢丸子头21 小时前
xilinx vivado fir ip(FIR Compiler)核 ADC高采样率,FPGA工作时钟为采样率的1/4,同一个时钟周期来四个数据。
fpga开发
璞致电子21 小时前
【PZ-AU15P】璞致fpga开发板 Aritx UltraScalePlus PZ-AU15P 核心板与开发板用户手册
嵌入式硬件·fpga开发·fpga·fpga开发板·xilinx开发板
红糖果仁沙琪玛1 天前
fpga iic协议
fpga开发
嵌入式-老费1 天前
Zynq开发实践(FPGA之pwm输出)
fpga开发
hexiaoyan8271 天前
光纤加速的板卡设计原理图:基于6U VPX XCVU9P+XCZU7EV的双FMC信号处理板卡
嵌入式硬件·fpga开发·光纤加速板卡·国产化板卡·xcvu9p板卡·xcvu9p
XiaoChaoZhiNeng1 天前
Altera Quartus17.1 Modelsim 库编译与仿真
fpga开发
燎原星火*2 天前
FPGA复位
fpga开发
博览鸿蒙2 天前
FPGA笔试面试常考问题及答案汇总
fpga开发