差模干扰 & 共模干扰

一、标准的差模干扰(等大反向)

标准的差模干扰是两根信号线上的干扰是大小相等,方向相反的干扰信号,但是这种太过理想,在实际电路中这种出现的概率比较小。

二、比较常见的差模干扰

一根信号线上有干扰,一根信号没有干扰。这个是比较常见的差模干扰,可以等效为信号线1上面+0.5v的干扰,信号线2上面-0.5v的干扰。

三、差模干扰说明

只要两根信号线上的干扰产生不一样的干扰,就可以认为是差模干扰。

四、标准的共模干扰(等大同相)

两根信号线上的干扰是大小相同,相位也相同,就是比较标准的共模干扰,但是这种共模干扰的出现是比较理想的。

五、共模和差模干扰同时出现

信号线1上面是2v的干扰,信号线2上面是1v的干扰,这个可以将信号线的+2v等效为两个+1v,那么可以等效为(二)和(四),也就是相同的1v是共模干扰,那么多的1v就是差模干扰,说明这个图示既有共模干扰,也有差模干扰。

六、差模干扰和共模干扰

1.差模干扰和共模干扰是电路设计中的两种干扰模式。

2.其中差模干扰发生在信号线之间,两条信号线之间的电压波动。

3.共模干扰是信号线与GND之间的干扰。

七、差模干扰

1.干扰信号出现在两条信号线之间或者电源线之间,方向在两条线上面是相反的

2.干扰电流沿着设计好的信号路径流动,在去路和回路上面大小相等,方向相反

3.差模干扰在信号线L1和信号线L2之间形成回路

4.差模干扰的路径与有用信号的路径是完全一致的

八、差模干扰产生的原因

1.磁场耦合: 变化的磁场(如附近通电导线、变压器、电机)穿过信号线形成的环路,根据法拉第电磁感应定律在环路中感应出差模电压。

2.直接传导: 来自同一电源网络的其他设备的开关噪声、浪涌等通过电源线直接传导进来。

3.地线电位差: 如果电路两端的地电位存在差异(尤其在长导线或大电流地线情况下),这个电位差会直接串联叠加在信号回路中,表现为差模干扰。

九、共模干扰产生

电场耦合: 附近的高压源或快速变化的电压源(如开关电源、继电器、荧光灯镇流器)通过寄生电容耦合到设备电缆或内部电路上。

地环路: 当设备通过不同路径(如电源安全地和信号地)连接到大地时,由于大地电位差或大电流流过地线阻抗,会在不同接地点之间形成共模电压。

共模驱动源: 电路内部元件(如开关管、散热器)对地的快速电压变化(dv/dt)通过寄生电容耦合到其他电路。

相关推荐
明月清了个风1 小时前
STM32初始化串口重定向后printf调试信息不输出的问题
stm32·单片机·fpga开发·嵌入式软件
通信小呆呆5 小时前
电路思维下的 Verilog:如何区分组合逻辑与时序逻辑
fpga开发·电路·时序逻辑·跨时钟域·组合逻辑
嵌入式-老费5 小时前
Zynq开发实践(FPGA之uart接收)
fpga开发
ShiMetaPi1 天前
操作【GM3568JHF】FPGA+ARM异构开发板 使用指南:蓝牙
arm开发·嵌入式硬件·fpga开发·rk3568
知识充实人生1 天前
静态时序分析详解之时序路径类型
fpga开发·时序路径·关键路径
9527华安2 天前
Xilinx系列FPGA实现DP1.4视频收发,支持4K60帧分辨率,提供2套工程源码和技术支持
fpga开发·音视频·dp1.4·4k60帧
cycf2 天前
高速接口基础
fpga开发
forgeda2 天前
从Vivado集成Lint功能,看FPGA设计的日益ASIC化趋势
fpga开发·vivado·lint·eco·静态检查功能
hexiaoyan8273 天前
国产化FPGA开发板:2050-基于JFMK50T4(XC7A50T)的核心板
fpga开发·工业图像输出·vc709e板卡·zynq 通用计算平台·模拟型号处理
雨洛lhw3 天前
The Xilinx 7 series FPGAs 设计PCB 该选择绑定哪个bank引脚,约束引脚时如何定义引脚电平标准?
fpga开发·bank·电平标准