145.vivado采信号时ILA用一个probe要比用多个节约资源

例如:

复制代码
用多个
ila_1 axi_rx (
	.clk(srio_log_clk), // input wire clk

	.probe0({m_axis_treq_tvalid,m_axis_treq_tlast,m_axis_treq_tready}),// input wire [2:0]  probe0  
	.probe1(m_axis_treq_tdata), // input wire [63:0]  probe1 
	.probe2(m_axis_treq_tuser), // input wire [31:0]  probe2 
	.probe3(m_axis_treq_tkeep) // input wire [7:0]  probe3
);

用一个大位宽
ila_1 axi_rx (
	.clk(srio_log_clk), // input wire clk

	.probe0({m_axis_treq_tvalid,m_axis_treq_tlast,m_axis_treq_tready,m_axis_treq_tdata,m_axis_treq_tuser,m_axis_treq_tkeep})// input wire [2:0]  probe0  

多个probe资源使用情况

一个大位宽资源使用情况:

注意:发现时序也变好了

相关推荐
白又白、11 小时前
数据cdc (clock domain cross)
fpga开发
FakeOccupational1 天前
fpga系列 HDL : Microchip FPGA开发软件 Libero 中导出和导入引脚约束配置
fpga开发
贝塔实验室1 天前
LDPC 码的构造方法
算法·fpga开发·硬件工程·动态规划·信息与通信·信号处理·基带工程
Moonnnn.1 天前
【FPGA】时序逻辑计数器——仿真验证
fpga开发
三贝勒文子1 天前
Synopsys 逻辑综合之 ICG
fpga开发·eda·synopsys·时序综合
byte轻骑兵1 天前
【驱动设计的硬件基础】CPLD和FPGA
fpga开发·cpld
dadaobusi1 天前
看到一段SVA代码,让AI解释了一下
单片机·嵌入式硬件·fpga开发
G2突破手2591 天前
FMC、FMC+ 详解
fpga开发
fpga和matlab1 天前
FPGA时序约束分析4——Reg2Reg路径的建立时间与保持时间分析
fpga开发·reg2reg·建立时间·保持时间