145.vivado采信号时ILA用一个probe要比用多个节约资源

例如:

复制代码
用多个
ila_1 axi_rx (
	.clk(srio_log_clk), // input wire clk

	.probe0({m_axis_treq_tvalid,m_axis_treq_tlast,m_axis_treq_tready}),// input wire [2:0]  probe0  
	.probe1(m_axis_treq_tdata), // input wire [63:0]  probe1 
	.probe2(m_axis_treq_tuser), // input wire [31:0]  probe2 
	.probe3(m_axis_treq_tkeep) // input wire [7:0]  probe3
);

用一个大位宽
ila_1 axi_rx (
	.clk(srio_log_clk), // input wire clk

	.probe0({m_axis_treq_tvalid,m_axis_treq_tlast,m_axis_treq_tready,m_axis_treq_tdata,m_axis_treq_tuser,m_axis_treq_tkeep})// input wire [2:0]  probe0  

多个probe资源使用情况

一个大位宽资源使用情况:

注意:发现时序也变好了

相关推荐
hexiaoyan8278 分钟前
互联卡设计方案:504-PCIE X16 金手指 FPGA Aurora协议互联卡
fpga开发·测试载板·互联卡·fpga aurora协议·夹板连接器·板卡互联
星夜离尘569 分钟前
FPGA 二进制数如何变成十进制显示:可背压的逐位 BCD 转换器
fpga开发
匠行科技21 分钟前
基于VPX架构的4路10GSPS ADC信号采集处理板
fpga开发
幻智星科技1 天前
蒙哥马利模乘FPGA优化实战
fpga开发·密码学
星夜离尘561 天前
FPGA 多通道 DAC 目标码影子寄存器:成组提交、同拍写入与快照边界
fpga开发
t_niu_niu1 天前
基于多帧累加平均的图像传感器暗电流抑制方法与 FPGA 实现
fpga开发·ram·fpn·固定模式噪声·image sensor
幻智星科技1 天前
FPGA纯硬件UDP桥接:微秒级响应新范式
c++·fpga开发·硬件架构
小蘇的FPGA1 天前
基于FPGA实现PCIe H2C过程中TAG的一种管理方法
fpga开发
威嵌神州1 天前
一台加固平板,能替掉几台现场设备?
嵌入式硬件·fpga开发·电脑·平板
幻智星科技2 天前
树形架构破解FPGA扇出瓶颈
fpga开发·硬件架构