145.vivado采信号时ILA用一个probe要比用多个节约资源

例如:

复制代码
用多个
ila_1 axi_rx (
	.clk(srio_log_clk), // input wire clk

	.probe0({m_axis_treq_tvalid,m_axis_treq_tlast,m_axis_treq_tready}),// input wire [2:0]  probe0  
	.probe1(m_axis_treq_tdata), // input wire [63:0]  probe1 
	.probe2(m_axis_treq_tuser), // input wire [31:0]  probe2 
	.probe3(m_axis_treq_tkeep) // input wire [7:0]  probe3
);

用一个大位宽
ila_1 axi_rx (
	.clk(srio_log_clk), // input wire clk

	.probe0({m_axis_treq_tvalid,m_axis_treq_tlast,m_axis_treq_tready,m_axis_treq_tdata,m_axis_treq_tuser,m_axis_treq_tkeep})// input wire [2:0]  probe0  

多个probe资源使用情况

一个大位宽资源使用情况:

注意:发现时序也变好了

相关推荐
qq_小单车1 天前
xilinx-DNA
fpga开发·xilinx
Flamingˢ1 天前
FPGA中的嵌入式块存储器RAM:从原理到实现的完整指南
fpga开发
Flamingˢ1 天前
FPGA中的存储器模型:从IP核到ROM的深度解析与应用实例
网络协议·tcp/ip·fpga开发
FPGA小c鸡2 天前
【FPGA深度学习加速】RNN与LSTM硬件加速完全指南:从算法原理到硬件实现
rnn·深度学习·fpga开发
Aaron15882 天前
通信灵敏度计算与雷达灵敏度计算对比分析
网络·人工智能·深度学习·算法·fpga开发·信息与通信·信号处理
博览鸿蒙2 天前
IC 和 FPGA,到底区别在哪?
fpga开发
思尔芯S2C2 天前
FPGA原型验证实战:如何应对外设连接问题
fpga开发·risc-v·soc设计·prototyping·原型验证
Flamingˢ2 天前
FPGA实战:VGA成像原理、时序详解与Verilog控制器设计与验证
fpga开发
FPGA_小田老师2 天前
xilinx原语:OSERDES2(并串转换器)原语详解
fpga开发·lvds·xilinx原语·oserdese·并串转换
Blossom.1182 天前
从数字大脑到物理实体:具身智能时代的大模型微调与部署实战
人工智能·python·深度学习·fpga开发·自然语言处理·矩阵·django