145.vivado采信号时ILA用一个probe要比用多个节约资源

例如:

复制代码
用多个
ila_1 axi_rx (
	.clk(srio_log_clk), // input wire clk

	.probe0({m_axis_treq_tvalid,m_axis_treq_tlast,m_axis_treq_tready}),// input wire [2:0]  probe0  
	.probe1(m_axis_treq_tdata), // input wire [63:0]  probe1 
	.probe2(m_axis_treq_tuser), // input wire [31:0]  probe2 
	.probe3(m_axis_treq_tkeep) // input wire [7:0]  probe3
);

用一个大位宽
ila_1 axi_rx (
	.clk(srio_log_clk), // input wire clk

	.probe0({m_axis_treq_tvalid,m_axis_treq_tlast,m_axis_treq_tready,m_axis_treq_tdata,m_axis_treq_tuser,m_axis_treq_tkeep})// input wire [2:0]  probe0  

多个probe资源使用情况

一个大位宽资源使用情况:

注意:发现时序也变好了

相关推荐
碎碎思1 天前
不用 JTAG 也能刷 FPGA:TinyFPGA-Bootloader 让比特流加载更简单
fpga开发
贝塔实验室1 天前
Altium Designer 6.0 初学教程-在Altium Designer 中对PCB 进行板层设置及内电层进行分割
嵌入式硬件·fpga开发·编辑器·硬件工程·信息与通信·信号处理·pcb工艺
ThreeYear_s2 天前
【FPGA+DSP系列】——MATLAB simulink单相PWM全控整流电路基础版
开发语言·matlab·fpga开发
forgeda2 天前
赛灵思FPGA的市场份额,要从2025年的55%,进一步提升到2030年的70%,凭什么?
ai·fpga开发
怀民民民2 天前
关于ADC
单片机·嵌入式硬件·fpga开发·adc·学习总结·模数转化
太爱学习了2 天前
步进电机sin曲线加速及FPGA实现
fpga开发·步进电机
尤老师FPGA2 天前
LVDS系列33:Xilinx 7系 ADC LVDS接口参考设计(四)
fpga开发
FPGA_无线通信2 天前
FPGA PCIE 包解析
fpga开发
Aaron15882 天前
通用的通感控算存一体化平台设计方案
linux·人工智能·算法·fpga开发·硬件工程·射频工程·基带工程
知南x2 天前
【Socket消息传递】(1) 嵌入式设备间Socket通信传输图片
linux·fpga开发