145.vivado采信号时ILA用一个probe要比用多个节约资源

例如:

复制代码
用多个
ila_1 axi_rx (
	.clk(srio_log_clk), // input wire clk

	.probe0({m_axis_treq_tvalid,m_axis_treq_tlast,m_axis_treq_tready}),// input wire [2:0]  probe0  
	.probe1(m_axis_treq_tdata), // input wire [63:0]  probe1 
	.probe2(m_axis_treq_tuser), // input wire [31:0]  probe2 
	.probe3(m_axis_treq_tkeep) // input wire [7:0]  probe3
);

用一个大位宽
ila_1 axi_rx (
	.clk(srio_log_clk), // input wire clk

	.probe0({m_axis_treq_tvalid,m_axis_treq_tlast,m_axis_treq_tready,m_axis_treq_tdata,m_axis_treq_tuser,m_axis_treq_tkeep})// input wire [2:0]  probe0  

多个probe资源使用情况

一个大位宽资源使用情况:

注意:发现时序也变好了

相关推荐
minglie127 分钟前
Zynq上UART/IIC/SPI的24个实验-第0课:目录
fpga开发
FPGA小c鸡2 小时前
FPGA摄像头到屏幕完整链路:从OV5640采集到HDMI实时显示(附完整工程代码)
fpga开发
dai89101110 小时前
使用紫光同创FPGA实现HSSTLP IP支持的线速率
fpga开发
s090713611 小时前
XIlinx FPGA使用LVDS的电源与电平关键指南
fpga开发·xilinx·lvds
Joshua-a20 小时前
FPGA基于计数器的分频器时序违例的解决方法
嵌入式硬件·fpga开发·fpga
尤老师FPGA20 小时前
LVDS系列38:Xilinx 7系 AD9253 LVDS接口设计仿真(五)
fpga开发
史蒂芬_丁21 小时前
PG分频_CLB
fpga开发
博览鸿蒙1 天前
嵌入式是否如传说中那么简单?
fpga开发
Aaron15881 天前
全频段SDR干扰源模块设计
人工智能·嵌入式硬件·算法·fpga开发·硬件架构·信息与通信·基带工程
洋洋Young2 天前
【Xilinx FPGA】DDR3 SDRAM 控制器
fpga开发·xilinx