148.PCIE参考时钟无法绑定

注意:pcie的参考时钟直接过IBUFDS不行,必须过IBUFDSGTE才可以绑定

成功绑定

当pcie的数据管脚的硬件连接与fpga默认的不一致时处理办法之一:

set_property PACKAGE_PIN {} [get_ports {pcie_rxp[*]}]

先将管脚置空,后再绑定

复制代码
set_property PACKAGE_PIN {} [get_ports {pcie_rxp[*]}] #先将信号的管脚置空后再绑定

set_property PACKAGE_PIN AA4 [get_ports {pcie_rxp[0]}]
set_property PACKAGE_PIN Y6 [get_ports {pcie_rxp[1]}]
set_property PACKAGE_PIN W4 [get_ports {pcie_rxp[2]}]
set_property PACKAGE_PIN V6 [get_ports {pcie_rxp[3]}]
set_property PACKAGE_PIN T6 [get_ports {pcie_rxp[4]}]
set_property PACKAGE_PIN R4 [get_ports {pcie_rxp[5]}]
set_property PACKAGE_PIN P6 [get_ports {pcie_rxp[6]}]
set_property PACKAGE_PIN M6 [get_ports {pcie_rxp[7]}]
set_property PACKAGE_PIN R8  [get_ports {pcie_clk_p}]
相关推荐
我爱C编程9 小时前
【硬件片内测试】基于FPGA的完整BPSK链路测试,含频偏锁定,帧同步,定时点,Viterbi译码,信道,误码统计
fpga开发·定时·bpsk·帧同步·卷积编码·维特比译码·频偏估计
FPGA_小田老师9 小时前
FPGA基础知识(十一):时序约束参数确定--从迷茫到精通
fpga开发·时序约束·建立时间·保持时间·约束参数计算
FPGA_小田老师10 小时前
FPGA基础知识(十二):详解跨时钟域约束
fpga开发·时序约束·跨时钟域·约束完整性
第二层皮-合肥1 天前
基于FPGA的雷达信号处理设计工具包分享
fpga开发·信号处理
美好的事情总会发生1 天前
FPGA的LVDS接口电压
嵌入式硬件·fpga开发·硬件工程·智能硬件
卡奥斯开源社区官方1 天前
量子计算“平价革命”深度解析:AMD破局FPGA方案+中国千比特云服务,技术拐点已至?
fpga开发·量子计算
贝塔实验室1 天前
译码器的结构
驱动开发·算法·网络安全·fpga开发·硬件工程·信息与通信·信号处理
bnsarocket2 天前
Verilog和FPGA的自学笔记9——呼吸灯
笔记·fpga开发·verilog·自学·硬件编程
国科安芯2 天前
基于AS32A601型MCU芯片的屏幕驱动IC方案的技术研究
服务器·人工智能·单片机·嵌入式硬件·fpga开发