148.PCIE参考时钟无法绑定

注意:pcie的参考时钟直接过IBUFDS不行,必须过IBUFDSGTE才可以绑定

成功绑定

当pcie的数据管脚的硬件连接与fpga默认的不一致时处理办法之一:

set_property PACKAGE_PIN {} get_ports {pcie_rxp\[\*}]

先将管脚置空,后再绑定

复制代码
set_property PACKAGE_PIN {} [get_ports {pcie_rxp[*]}] #先将信号的管脚置空后再绑定

set_property PACKAGE_PIN AA4 [get_ports {pcie_rxp[0]}]
set_property PACKAGE_PIN Y6 [get_ports {pcie_rxp[1]}]
set_property PACKAGE_PIN W4 [get_ports {pcie_rxp[2]}]
set_property PACKAGE_PIN V6 [get_ports {pcie_rxp[3]}]
set_property PACKAGE_PIN T6 [get_ports {pcie_rxp[4]}]
set_property PACKAGE_PIN R4 [get_ports {pcie_rxp[5]}]
set_property PACKAGE_PIN P6 [get_ports {pcie_rxp[6]}]
set_property PACKAGE_PIN M6 [get_ports {pcie_rxp[7]}]
set_property PACKAGE_PIN R8  [get_ports {pcie_clk_p}]
相关推荐
坏孩子的诺亚方舟13 天前
FPGA系统架构设计实践15_高云Arora V系列时钟体系
fpga开发·系统架构
FPGA小徐13 天前
入门 CNN 结构全解析|从流程图理论到 FPGA Verilog 硬件实现(含习题带讲解)
fpga开发
FPGA小徐13 天前
FPGA 数字信号处理:并行 FIR 与串行滤波器设计原理、对比与完整 Verilog 实现
fpga开发
Saniffer_SH14 天前
【高清视频】Gen6 服务器还没到,Gen6 SSD 怎么测?Emily 现场演示三种测试环境
人工智能·驱动开发·测试工具·缓存·fpga开发·计算机外设·压力测试
zlinear数据采集卡14 天前
双核架构深度解析:ARM+FPGA如何让数据采集卡实现500Ksps高性能?
arm开发·fpga开发·架构
9527华安14 天前
FPGA实现GTH Transceivers Wizard传输2路视频,基于aurora 8b10b编解码架构,提供4套工程源码和技术支持
fpga开发·gth·aurora 8b10b·transceivers
FPGA小徐15 天前
FPGA 数字信号处理(二):并行 FIR 滤波器的 Verilog 全流程设计与实现
fpga开发
国科安芯15 天前
基于AS32S601ZIT2型抗辐照MCU的商业航天卫星姿态确定与控制系统研究
单片机·嵌入式硬件·安全·fpga开发·架构·risc-v
ALINX技术博客15 天前
【黑金云课堂】FPGA技术教程FPGA基础:I2C 总线通信技术
fpga开发·i2c
Hello-FPGA15 天前
Xilinx KU040 FPGA Camera Link 图像采集
c++·fpga开发