148.PCIE参考时钟无法绑定

注意:pcie的参考时钟直接过IBUFDS不行,必须过IBUFDSGTE才可以绑定

成功绑定

当pcie的数据管脚的硬件连接与fpga默认的不一致时处理办法之一:

set_property PACKAGE_PIN {} [get_ports {pcie_rxp[*]}]

先将管脚置空,后再绑定

复制代码
set_property PACKAGE_PIN {} [get_ports {pcie_rxp[*]}] #先将信号的管脚置空后再绑定

set_property PACKAGE_PIN AA4 [get_ports {pcie_rxp[0]}]
set_property PACKAGE_PIN Y6 [get_ports {pcie_rxp[1]}]
set_property PACKAGE_PIN W4 [get_ports {pcie_rxp[2]}]
set_property PACKAGE_PIN V6 [get_ports {pcie_rxp[3]}]
set_property PACKAGE_PIN T6 [get_ports {pcie_rxp[4]}]
set_property PACKAGE_PIN R4 [get_ports {pcie_rxp[5]}]
set_property PACKAGE_PIN P6 [get_ports {pcie_rxp[6]}]
set_property PACKAGE_PIN M6 [get_ports {pcie_rxp[7]}]
set_property PACKAGE_PIN R8  [get_ports {pcie_clk_p}]
相关推荐
黄埔数据分析14 小时前
QDMA把描述符当数据搬移, 不用desc engine
fpga开发
南檐巷上学20 小时前
基于FPGA的正弦信号发生器、滤波器的设计(DAC输出点数受限条件下的完整正弦波产生器)
fpga开发·数字信号处理·dsp·dds
嵌入式-老费1 天前
Linux Camera驱动开发(fpga + csi rx/csi tx)
fpga开发
ALINX技术博客2 天前
【202601芯动态】全球 FPGA 异构热潮,ALINX 高性能异构新品预告
人工智能·fpga开发·gpu算力·fpga
JJRainbow2 天前
SN75176 芯片设计RS-232 转 RS-485 通信模块设计原理图
stm32·单片机·嵌入式硬件·fpga开发·硬件工程
s9123601012 天前
FPGA眼图
fpga开发
北京青翼科技2 天前
【PCIe732】青翼PCIe采集卡-优质光纤卡- PCIe接口-万兆光纤卡
图像处理·人工智能·fpga开发·智能硬件·嵌入式实时数据库
minglie12 天前
verilog信号命名规范
fpga开发
XINVRY-FPGA2 天前
中阶FPGA效能红线重新划定! AMD第2代Kintex UltraScale+登场,记忆体频宽跃升5倍
嵌入式硬件·fpga开发·硬件工程·dsp开发·fpga
南檐巷上学2 天前
基于FPGA的音频信号监测识别系统
fpga开发·音频·verilog·fpga·傅立叶分析·fft·快速傅里叶变换