148.PCIE参考时钟无法绑定

注意:pcie的参考时钟直接过IBUFDS不行,必须过IBUFDSGTE才可以绑定

成功绑定

当pcie的数据管脚的硬件连接与fpga默认的不一致时处理办法之一:

set_property PACKAGE_PIN {} [get_ports {pcie_rxp[*]}]

先将管脚置空,后再绑定

复制代码
set_property PACKAGE_PIN {} [get_ports {pcie_rxp[*]}] #先将信号的管脚置空后再绑定

set_property PACKAGE_PIN AA4 [get_ports {pcie_rxp[0]}]
set_property PACKAGE_PIN Y6 [get_ports {pcie_rxp[1]}]
set_property PACKAGE_PIN W4 [get_ports {pcie_rxp[2]}]
set_property PACKAGE_PIN V6 [get_ports {pcie_rxp[3]}]
set_property PACKAGE_PIN T6 [get_ports {pcie_rxp[4]}]
set_property PACKAGE_PIN R4 [get_ports {pcie_rxp[5]}]
set_property PACKAGE_PIN P6 [get_ports {pcie_rxp[6]}]
set_property PACKAGE_PIN M6 [get_ports {pcie_rxp[7]}]
set_property PACKAGE_PIN R8  [get_ports {pcie_clk_p}]
相关推荐
海涛高软4 小时前
verlog中阻塞赋值和非阻塞赋值
fpga开发
tiantianuser6 小时前
RDMA设计29:RoCE v2 发送及接收模块设计2
服务器·fpga开发·rdma·fpga设计·高速传输
9527华安7 小时前
FPGA实现GTP光口视频转USB3.0 UVC,基于Aurora8B10B+FT602芯片架构,提供4套工程源码和技术支持
fpga开发·gtp·usb3.0·uvc·aurora8b10b·ft602
zy135380675738 小时前
12V输入5V/2A输出升降压芯片AH4002
科技·单片机·物联网·fpga开发·硬件工程·智能电视
dadaobusi9 小时前
verilog的generate
fpga开发
从此不归路10 小时前
FPGA 结构与 CAD 设计(第2章)
ide·fpga开发
FPGA_小田老师10 小时前
FPGA例程(5):时钟(clock)分频倍频(PLL/MMCM)实验--vivado行为级仿真、综合后仿真和实现后仿真说明
fpga开发·pll·mmcm·run simulation·前仿真·后仿真
3有青年10 小时前
HPS cold reset pin和AVST configuration的功能和作用
fpga开发
3有青年1 天前
Altera FPGA操作系统支持的情况分析
fpga开发
国科安芯1 天前
卫星通讯导航FPGA供电单元DCDC芯片ASP4644S2B可靠性分析
单片机·嵌入式硬件·fpga开发·架构·安全性测试