【软件使用】Icarus Verilog仿真

复制代码
发音:/ˈaikərəs/: n. [希神]伊卡洛斯(代达罗斯的儿子)
安装

iverilog安装时,默认会把GTKWave一起安装,用于查看生成的波形图。安装地址:https://bleyer.org/icarus/

全平台可装,本文Win平台,随后在CMD中直接查阅iverilog, vvp, gtkwave是否安装成功

bash 复制代码
C:\Users\wpyoung>where iverilog
C:\Users\wpyoung\AppData\Roaming\iverilog\bin\iverilog.exe

C:\Users\wpyoung>where vvp
C:\Users\wpyoung\AppData\Roaming\iverilog\bin\vvp.exe

C:\Users\wpyoung>where gtkwave
C:\Users\wpyoung\AppData\Roaming\iverilog\gtkwave\bin\gtkwave.exe

iverilog:用于编译verilog和vhdl文件,进行语法检查,生成可执行文件

vvp:根据可执行文件,生成仿真波形文件

gtkwave:用于打开仿真波形文件,图形化显示波形

Icarus参数
  1. -o,指定生成文件的名称。如不指定,默认生成为a.out。如:iverilog -o test test.v
  2. -y,包含指定文件夹,iverilog -y E:/pro/demo demo_tb.v
  3. -I,(大写i)头文件包含(`include),用法与-y同

用法查询,输入iverilog即可

shelll 复制代码
C:\Users\wpyoung>iverilog
iverilog: no source files.

Usage: iverilog [-EiSuvV] [-B base] [-c cmdfile|-f cmdfile]
                [-g1995|-g2001|-g2005|-g2005-sv|-g2009|-g2012] [-g<feature>]
                [-D macro[=defn]] [-I includedir] [-L moduledir]
                [-M [mode=]depfile] [-m module]
                [-N file] [-o filename] [-p flag=value]
                [-s topmodule] [-t target] [-T min|typ|max]
                [-W class] [-y dir] [-Y suf] [-l file] source_file(s)

See the man page for details.
Verilog文件格式和函数
  1. VCD文件是记录各种信号取值变化情况的信息记录文件。EDA工具通过读取VCD格式的文件,显示图形化的仿真波形,所以,可以把VCD文件简单地视为波形记录文件。
  2. $dumpfile ("wave.vcd"); //仿真信息将记录到wave.vcd
  3. $dumpvar(level, module_name); level用于指定层次数,module则指定要记录的模块。对于指定的模块,包括其下各个层次的信号,都需要记录到VCD文件中去。$dumpvar表示记录所有的信号文件。
仿真
  1. iverilog -o wave led_demo_tb.v得到wave
shell 复制代码
PS E:\weip_vgg_Noc\pro_hdl_icarus> iverilog -o wave led_demo_tb.v led_demo.v
  1. vvp -n wave -lxt2得到vcd文件
shell 复制代码
PS E:\weip_vgg_Noc\pro_hdl_icarus> vvp -n wave -lxt2
LXT2 info: dumpfile wave.vcd opened for output.
led_demo_tb.v:29: $stop called at 11000 (100ps)
  1. gtkwave打开仿真文件gtkwave wave.vcd
脚本

Windows系统保存为.bat文件,Linux系统保存为.sh文件。Windows直接双击运行,Linux在终端执行

shell 复制代码
echo "开始编译"
iverilog -o wave led_demo.v led_demo_tb.v
echo "编译完成"
vvp -n wave -lxt2
echo "生成波形文件"
cp wave.vcd wave.lxt
echo "打开波形文件"
gtkwave wave.lxt

参考资料:https://zhuanlan.zhihu.com/p/95081329

相关推荐
ALINX技术博客5 小时前
8 通道同步采样 ADC!AN706 波形显示实验 【FPGA黑金云课堂】
fpga开发
szxinmai主板定制专家12 小时前
RK3568+FPGA+CODESYS异构控制方案:赋能半导体设备与工业自动化升级
人工智能·fpga开发·自动化·rk3576·半导体设备
辰丁电子14 小时前
allegro入门教程-菜单栏Logic
fpga开发·pcb设计·pcb工艺·layout·pcb layout
FPGA小徐1 天前
数字IC/FPGA设计基础_ILA原理与使用
fpga开发
FPGA小徐1 天前
FPGA 部署 YOLO 完整指南:从模型量化到 Zynq PS+PL 硬件加速
yolo·fpga开发
dadaobusi2 天前
学习:chiesel,scala
学习·fpga开发·scala
爱吃汽的小橘2 天前
异步FIFO核心揭秘:格雷码与指针同步
fpga开发
璞致电子2 天前
基于 P201Pro | 接收端基础知识——Costas环锁定后为何仍会错?DQPSK与前导码相位校正(6)
经验分享·fpga开发·ad9361·软件无线电·sdr·qpsk·pzsdr
璞致电子2 天前
基于 AD9361 (PZSDR‑P201Pro) 软件无线电实战综述:从板卡选型、硬件平台升级到 GNU Radio QPSK 完整收发链路
经验分享·嵌入式硬件·fpga开发·软件无线电·sdr·璞致电子
炎龙铠甲会合体3 天前
从 SPEC 到上板:在 Zynq-7020 上用 RTL 手写一个 YOLO 卷积加速器(完整教程)
yolo·fpga开发·axi·芯片验证