Tang-Nano-1K的rPLL

led.v

verilog 复制代码
module  led
#(
    parameter P_CLK_FREQ_MHZ = 27,  // 时钟频率,单位MHz,默认50MHz
    parameter P_DEBOUNCE_MS  = 20,   // 消抖时间,单位ms,默认20ms
    parameter L_CNT_WIDTH    = 32  // 需要外部计算后传入
)
(
    input   wire    i_clk     ,    //系统时钟50Mhz
    input   wire    i_rst_n   ,    //全局复位
    input   wire    i_key_B      ,   //按键B输入信号
    output wire [2:0] o_led, // 110 R, 101 B, 011 G
    output wire [7:0] o_D
);

assign o_D={i_key_B,i_key_B,i_key_B,i_key_B,i_key_B,i_key_B,i_key_B,i_key_B};

 Gowin_rPLL your_instance_name(
        .clkout(o_led[0]), //output clkout
        .clkin(i_clk ) //input clkin
    );

endmodule

led_prj.cst

Tang-Nano-1K 有几个引脚不能自由使用比如DONE, READY

bash 复制代码
IO_LOC "o_led[2]" 11;
IO_PORT "o_led[2]" IO_TYPE=LVCMOS33 PULL_MODE=UP DRIVE=8;
IO_LOC "o_led[1]" 10;
IO_PORT "o_led[1]" IO_TYPE=LVCMOS33 PULL_MODE=UP DRIVE=8;
IO_LOC "o_led[0]" 9;
IO_PORT "o_led[0]" IO_TYPE=LVCMOS33 PULL_MODE=UP DRIVE=8;
IO_LOC "i_rst_n" 13;
IO_PORT "i_rst_n" IO_TYPE=LVCMOS33 PULL_MODE=UP;
IO_LOC "i_clk" 47;
IO_PORT "i_clk" IO_TYPE=LVCMOS33 PULL_MODE=UP;
IO_LOC "i_key_B" 44;
IO_PORT "i_key_B" IO_TYPE=LVCMOS33 PULL_MODE=UP;


IO_LOC "o_D[7]" 40;
IO_PORT "o_D[7]" IO_TYPE=LVCMOS33 PULL_MODE=UP DRIVE=8;
IO_LOC "o_D[6]" 41;
IO_PORT "o_D[6]" IO_TYPE=LVCMOS33 PULL_MODE=UP DRIVE=8;
IO_LOC "o_D[5]" 38;
IO_PORT "o_D[5]" IO_TYPE=LVCMOS33 PULL_MODE=UP DRIVE=8;
IO_LOC "o_D[4]" 39;
IO_PORT "o_D[4]" IO_TYPE=LVCMOS33 PULL_MODE=UP DRIVE=8;
IO_LOC "o_D[3]" 42;
IO_PORT "o_D[3]" IO_TYPE=LVCMOS33 PULL_MODE=UP DRIVE=8;
IO_LOC "o_D[2]" 35;
IO_PORT "o_D[2]" IO_TYPE=LVCMOS33 PULL_MODE=UP DRIVE=8;
IO_LOC "o_D[1]" 17;
IO_PORT "o_D[1]" IO_TYPE=LVCMOS33 PULL_MODE=UP DRIVE=8;
IO_LOC "o_D[0]" 16;
IO_PORT "o_D[0]" IO_TYPE=LVCMOS33 PULL_MODE=UP DRIVE=8;
相关推荐
数字芯片实验室3 小时前
IP验证最终回归到时序级建模
网络·网络协议·tcp/ip·fpga开发
雨洛lhw4 小时前
三模冗余资源量对比
fpga开发·三模冗余技术
XINVRY-FPGA5 小时前
XC7VX690T-2FFG1761I Xilinx AMD FPGA Virtex-7
arm开发·嵌入式硬件·fpga开发·硬件工程·fpga
FPGA_无线通信8 小时前
FPGA 组合逻辑和时序逻辑
fpga开发
Js_cold9 小时前
Xilinx FPGA温度等级及选型建议
fpga开发·fpga·vivado·xilinx
从此不归路10 小时前
FPGA 结构与 CAD 设计(第5章)上
fpga开发
洋洋Young11 小时前
【Xilinx FPGA】7 Series Clocking 设计
fpga开发·xilinx fpga
1560820721911 小时前
FPGA下AD采集时钟相位的调整
fpga开发
从此不归路11 小时前
FPGA 结构与 CAD 设计(第5章)下
fpga开发
Js_cold14 小时前
Xilinx FPGA Flash启动时钟频率
单片机·嵌入式硬件·fpga开发·vivado·xilinx·flash·cclk