HPS cold reset pin和AVST configuration的功能和作用

HPS cold reset pin（HPS_COLD_nRESET）是 Intel SoC FPGA 中用于独立复位 HPS 子系统的双向引脚，不影响 FPGA 核心与 I/O；

**AVST（Avalon® -ST）配置是一种由外部主机通过 Avalon 流接口向 FPGA 传输配置数据的被动高速配置方案，二者结合可实现 HPS 独立复位与 FPGA 灵活配置的协同管理，提升系统可靠性与维护效率。以下是详细说明：

一、HPS cold reset pin（HPS_COLD_nRESET）
核心功能

独立复位 HPS：仅复位 HPS 大部分模块（MPU、内存、外设等），不影响 FPGA 核心与 I/O，无需重新配置 FPGA。

双向操作：可通过外部硬件（如复位按钮）或内部软件（如 SDM、看门狗超时）触发，复位期间该引脚会主动拉低以指示状态。

复位流程：引脚触发后，SDM 启动复位序列，重置 HPS 除 I/O、时钟 / 复位管理器、TAP 控制器外的部分，重新从配置源加载 FSBL 到片上 RAM，重启 HPS 启动流程。

配置方式：在 Quartus Prime 中通过 Assignments > Device > Device and Pin Options > Configuration 设置，可映射到空闲的 SDM_IO 引脚。

关键作用

故障隔离恢复：HPS 异常时无需重启 FPGA，快速恢复 HPS，适合 HPS 与 FPGA 功能分离的场景。

软件升级与调试：支持 HPS 固件独立更新，配合 JTAG 可在 FPGA 运行时调试 HPS，提高开发效率。

远程系统更新（RSU）协同：与 SDM 配合，可在 RSU 流程中触发 HPS 冷复位，加载新 HPS 镜像，保障系统更新的完整性。

二、AVST（Avalon® -ST）配置
核心功能

高速被动配置：替代传统模式，是 Agilex 系列中最快的配置方案之一，支持 8/16/32 位数据宽度，最高数据率可达数 Gbps。

外部主机控制：由外部主机（如 MCU、MAX 10 CPLD）通过 Avalon 流接口传输配置数据，FPGA 处于被动接收状态。

灵活数据管理：支持压缩位流，可通过 PFL II IP 核从外部 Flash 读取数据并配置 FPGA，适配不同存储与带宽需求。

关键作用

多器件协同配置：适合多 FPGA 或 SoC 系统，由主控制器统一管理配置，简化系统设计。

动态配置与更新：支持在线配置切换，配合 RSU 可实现 FPGA 与 HPS 镜像的远程更新，提升系统可维护性。

高带宽需求适配：32 位模式下大幅提升配置速度，适合大型 FPGA 设计与快速启动场景。

三、两者结合的功能与应用

协同工作机制

配置与复位分离：AVST 配置 FPGA 时，HPS 可正常运行；HPS 冷复位时，FPGA 配置状态保持，实现 HPS 与 FPGA 的独立管理。

RSU 流程优化：AVST 传输新 FPGA 镜像，HPS 冷复位加载新 HPS 固件，二者配合完成系统整体更新，确保固件与硬件的兼容性。

调试与量产效率：开发阶段通过 AVST 快速更新 FPGA 配置，HPS 冷复位验证新固件，无需反复断电，缩短调试周期；量产时可通过外部主机批量配置，配合 HPS 冷复位实现系统初始化与故障恢复。

典型应用场景

工业控制系统：FPGA 负责实时控制，HPS 处理数据与通信，故障时独立复位 HPS，保障控制流程不中断。

通信设备：AVST 快速配置 FPGA 高速接口（如 PCIe、DDR），HPS 冷复位实现协议栈更新，提升系统灵活性。

边缘计算平台：HPS 运行 Linux 等系统，FPGA 加速 AI 推理，支持 HPS 软件独立升级，不影响加速任务。

设计与调试建议

引脚分配：HPS_COLD_nRESET 需映射到可靠的 SDM_IO 引脚，避免与其他关键信号冲突；AVST 配置引脚需根据数据宽度预留足够的 SDM_IO 资源。

时序要求：HPS 冷复位信号需满足最小断言时间（如数十 μs），AVST 配置时钟需符合器件手册的频率范围，避免配置错误。

工具支持：在 Quartus Prime Pro 中通过 Device and Pin Options 配置引脚功能，使用 Programmer 或 Configuration Debugger 工具验证复位与配置流程。

RSU 与安全：结合 RSU 时，需确保 HPS 冷复位与 FPGA 配置的顺序，避免镜像不匹配；启用安全功能时，注意复位与配置过程中的密钥与权限管理。