边界值测试:一个”==”引发的芯片bug

80%的现场bug都出在边界条件上。溢出、极值、临界状态,这些在验证和实验室测试时被漏掉的场景,到了量产后就是灾难。

看一个真实场景:某款芯片的FIFO控制器在流片后被发现,当深度配置为256时会丢数据。问题出在哪?

go 复制代码
parameter FIFO_DEPTH = 256;
reg [7:0] wr_ptr, rd_ptr;
reg [7:0] data_count;

// 写入控制逻辑
always @(posedge clk) begin
    if (wr_en && data_count < FIFO_DEPTH) begin
        fifo_mem[wr_ptr] <= wr_data;
        wr_ptr <= wr_ptr + 1;
        data_count <= data_count + 1;
    end
end

// 满标志
assign fifo_full = (data_count == FIFO_DEPTH);

这段代码的致命问题在于:data_count是8位宽,最大只能表示到255,而FIFO_DEPTH配置的是256 。当FIFO写入第255个数据后,data_count变成255,判断255 < 256成立,允许继续写入。但写入后data_count递增到256,8位寄存器溢出归零,FIFO满标志永远无法拉高。

相关推荐
续写烂尾10 小时前
SD NAND vs SPI NAND:接口协议、坏块管理与开发成本全面对比
fpga开发
叶子野格11 小时前
《Verilog学习:数字系统设计基础》
学习·fpga开发
花 满 楼13 小时前
TPWM — PWM 测量模式(TIM PWM Measurement Mode)
单片机·嵌入式硬件·fpga开发
叶子野格13 小时前
《Verilog学习:前置知识》
学习·fpga开发
科恒盛远1 天前
RFSoC XCZU47DR 100G UDP高速数据传输的实现与调试(PCIE908 板卡技术系列三)
fpga开发
小麦嵌入式1 天前
FPGA入门(十一):受控线性序列机 UART 发送升级
stm32·单片机·嵌入式硬件·mcu·fpga开发·硬件工程
X_xcccc1 天前
2026硬核拆解:高性能异构计算板卡选型指南
fpga开发
我星期八休息2 天前
软件测试—从认识到BUG
考研·安全·bug
tju新生代魔迷3 天前
Verilog HDL 学习笔记(十)| 第10章 时序和延迟
笔记·学习·fpga开发
aprilaaaaa3 天前
(TC397 学习笔记)二、ICU和TIM的时钟计算
笔记·学习·fpga开发