边界值测试:一个”==”引发的芯片bug

80%的现场bug都出在边界条件上。溢出、极值、临界状态,这些在验证和实验室测试时被漏掉的场景,到了量产后就是灾难。

看一个真实场景:某款芯片的FIFO控制器在流片后被发现,当深度配置为256时会丢数据。问题出在哪?

go 复制代码
parameter FIFO_DEPTH = 256;
reg [7:0] wr_ptr, rd_ptr;
reg [7:0] data_count;

// 写入控制逻辑
always @(posedge clk) begin
    if (wr_en && data_count < FIFO_DEPTH) begin
        fifo_mem[wr_ptr] <= wr_data;
        wr_ptr <= wr_ptr + 1;
        data_count <= data_count + 1;
    end
end

// 满标志
assign fifo_full = (data_count == FIFO_DEPTH);

这段代码的致命问题在于:data_count是8位宽,最大只能表示到255,而FIFO_DEPTH配置的是256 。当FIFO写入第255个数据后,data_count变成255,判断255 < 256成立,允许继续写入。但写入后data_count递增到256,8位寄存器溢出归零,FIFO满标志永远无法拉高。

相关推荐
Risehuxyc15 小时前
fix bug
bug
LabVIEW开发2 天前
LabVIEW FPGA 编程:少编译几次的办法(系列 04/05)
fpga开发·labview
cmc10282 天前
318.关于在ip内部封装PLL,MMCM的注意事项
fpga开发
LabVIEW开发2 天前
LabVIEW CompactRIO 编程模式怎么选(系列 02/05)
fpga开发·labview
FPGA小迷弟3 天前
FPGA 与千兆以太网校验和:从原理到 Verilog 实现
嵌入式硬件·fpga开发·无人机·ai编程·fpga
码农小韩3 天前
FPGA学习(二)——LED闪烁
fpga开发·verilog·fpga·led·组合逻辑·分频设计
拖累斯4 天前
Jenkins + Python 全自动跑通「禅道任务/BUG 导出 → 月度开发考核表」
python·jenkins·bug
寂寞的船4 天前
【Unity Bug挑战】第10期 SerializeReference 内存泄漏之谜
unity·c#·游戏引擎·bug
9527华安4 天前
FPGA纯verilog实现DP视频接口,支持2K60帧分辨率,提供3套工程源码和技术支持
fpga开发·音视频·dp
unity工具人4 天前
unity 照片墙插件(Pop-up Photo Wall)在触摸屏和红外框设备上的触发Bug
bug