RDMA设计33:RoCE v2 接收模块

本博文主要交流设计思路,在本博客已给出相关博文约160篇,希望对初学者有用。注意这里只是抛砖引玉,切莫认为参考这就可以完成商用IP设计。

与 RoCE v2 发送模块类似,接收模块由五个接收单元和一个 DEMUX 组成。但是工作流程与 RoCE v2 发送模块略有不同,由于网络包必定逐个到达,所以接收模块不再依赖状态机进行工作。同理,模块接收入口处不会存在拥塞,入口处不再需要设置缓存。接下来将对接收模块中的五个接收单元的设计进行具体分析。

SEND 单元:当接收到来自远程主机的 SEND 包后,SEND 单元将解析 SEND 数据包中的远程主机信息,并存储到队列管理模块的寄存器中,而后生成接收队列条目并写入接收队列。

READ 单元:当接收到来自远程主机的 READ 包后,READ 单元将解析 READ数据包中的请求数据地址,请求数据长度及远程访问密钥,并与队列管理模块中的寄存器进行对比。对比通过,则生成正常接收队列条目,写入接收队列;若对比不通过,则生成异常接收队列条目,写入接收队列。

WRITE 单元:当接收到来自远程主机的 WRITE 包后,WRITE 单元将解析 WRITE数据包中的数据写入地址,写入数据长度及远程访问密钥,并与队列管理模块中的寄存器进行对比。若对比通过允许写入,则将这些参数及数据一并移交 DMA 控制,将数据写入内存;若对比失败,则忽略数据。同时根据对比结果,生成对应的正常或异常接收队列条目。

ACK 单元:当接收到来自远程主机的 ACK 包后,ACK 单元将解析 ACK 数据包。若 ACK 包中的各个字段符合成功传输的定义,则生成正常完成队列条目,将完成队列条目写入完成队列中;反之则生成异常完成队列条目。

REP 单元:当接收到来自远程主机的 REP 包后,REP 单元将解析 REP 数据包,并根据解析出的信息(包序列号)寻找相应的发送队列任务,而后根据发送队列任务中的信息,将数据移交给 DMA 控制器。当数据全部接收完毕后,生成完成队列条目。

B站已给出相关性能的视频,如想进一步了解,请搜索B站用户:专注与守望

https://www.bilibili.com/video/BV1mPV5eCE8z/?spm_id_from=333.337.search-card.all.click\&vd_source=c355545d27a44fe96188b7caefeda6e7

相关推荐
szxinmai主板定制专家8 小时前
AMR 项目落地:机器人控制器硬件定制化需求复盘
arm开发·单片机·fpga开发·系统架构·机器人·am62x
FPGA小迷弟1 天前
FPGA 与卫星:从星载硬件到在轨智能的完整技术解析
fpga开发·架构·fpga·1024程序员节·无线电
NamoAmitabha1281 天前
CPU 内部结构是什么?---deepseek
fpga开发
abc light1 天前
ARM 裸机开发(6)——时钟树与定时器
arm开发·单片机·fpga开发
156082072192 天前
JFMZQ28DR、JFMZQ68DR、RFsoc XCZU47DR、XCZU48DR 信号处理板
fpga开发·信号处理
XMAIPC_Robot2 天前
-40~85℃宽温实测:RK3588 机器人控制器硬件底座,长时间 SLAM 定位稳定性验证
人工智能·fpga开发·机器人·边缘计算·arm+fpga·rk3588+fpga
樱木花道長2 天前
AMD Ross 深度系列 8:FAQ 七问七答(文末附网盘链接)
人工智能·fpga开发
FPGA小迷弟2 天前
FPGA 与无人机:从飞控实时性到智能载荷的硬件加速实践
人工智能·ai·fpga开发·架构·无人机·ai编程
低慢小uav2 天前
(已解决)Zynq芯片lwip协议栈,使用tcp作为服务器Service,接收大量数据时,长度接收正常,接收对数据校验,校验和异常分析
网络协议·tcp/ip·fpga开发
垆边人似月.2 天前
RDMA项目踩坑(一):为什么最后一块数据必须使用实际长度?
网络·c/c++·rdma·高性能io·tcp与rdma