LVDS系列44:Xilinx Ultrascale系 ADC LVDS接口参考方法(六)

 AFE5832的初始化流程:

AFE5832使用比AD9253复杂,因为AFE5832集成功能更复杂,所以AFE5832必须要使用spi去读写控制其寄存器,像很多tgc增益等等的高级复杂的功能的设置,都必须通过spi接口去修改寄存器实现;

上图为芯片上电时序图,

在上电后,首先需要RESET管脚,复位拉高至少100ns,

然后至少等待100us以上,等待ADC时钟等状态稳定,才能进行SPI读写等操作;

且由于AFE5832有两组Die,然后spi读写时片选分为seno和sene分别选择其中一个die,所以在初始化时,还需要对两组die分别操作,

在上电完成后,要进行芯片的初始化:

在复位完成后等待100us以上,

首先控制VCAo Die的寄存器读写,

给下图中地址为0的寄存器的bit0置1,软复位一下,该复位值会自动清零,

然后要初始化PLL,

给寄存器地址为0x41和0x42的pllrst1和pllrst2寄存器的bit15置1复位,且在置1复位后,等待10us,再将两个寄存器该位其置0手动清楚复位值,

PLL复位后,

设置ADC的串行化因子,向寄存器地址3中,向比特15-13中写入011选择10x的序列化因子,

设置ADC的分辨率,向寄存器地址4中,向比特1-0中写入11选择10bit分辨率,

然后在VCAo Die的寄存器读写pllrst复位和ADC设置后,重复上述操作对VCAe Die再进行一次,

最后寄存器配置完毕后,把TX_TRIG管脚,拉高10ns,用于单个或多个AFE5832同步奇偶输入的采样瞬间;

都配置完成后,LVDS接口一般就可以正常输出数据了,FPGA就可以开始对数据进行解串处理等操作了;

实现SPI接口时,

注意spi接口还分有两根cs选中线,分别控制两个die;

本文章由威三学社出品

对课程感兴趣可以私信联系

相关推荐
zlinear数据采集卡6 小时前
D223的SRAM硬件记录仪:外部触发与瞬态波形捕获方案
arm开发·嵌入式硬件·fpga开发·开源
szxinmai主板定制专家8 小时前
基于 RK3588 + Xilinx Kintex-7 FPGA 异构工业主控板设计方案
arm开发·人工智能·嵌入式硬件·fpga开发·zynq
Rambo.xia9 小时前
RFSoC高速采集卡设计项目:一块板卡串联综合优化5大核心技术
单片机·嵌入式硬件·fpga开发
XMAIPC_Robot9 小时前
RK3588+STM32:高性能机器人运动控制解决方案,兼顾实时性与AI算力
人工智能·stm32·嵌入式硬件·算法·fpga开发·机器人·arm+fpga
zlinear数据采集卡13 小时前
D223的DDS信号发生器:10000点查找表与4通道16位DAC波形输出
arm开发·嵌入式硬件·fpga开发·开源
物质波波波1 天前
WS-RPE:面向边缘物理AI实时特征值计算的硬件工作窃取调度器与冗余PE激活架构
人工智能·fpga开发·架构·系统架构·硬件架构
我爱C编程1 天前
基于FPGA的DSB调制解调系统verilog开发
fpga开发·verilog·fpga·dsb
zlinear数据采集卡1 天前
USB HS 480M高速传输与SRAM记录仪:DABM-D223数据存储系统全解析
arm开发·嵌入式硬件·fpga开发·开源
逻辑诗篇1 天前
基于 XCVU13P 的 4 路 100G 光纤 PCIe 处理板 PCIE727 硬件规格全解析
fpga开发
玩嵌入式谁会脱发呀1 天前
【FPGA】 verilog设计spi读写flash实现数据DMA搬运
fpga开发