一、关键前提：信号类型与过孔本质
上图所示的信号是 SERDES（高速串行）信号，这类信号的速率通常在 Gbps 级别，对过孔的寄生参数、阻抗连续性极其敏感。过孔本身会引入两种关键的寄生效应：
-
寄生电容：过孔的焊盘、反焊盘与参考平面形成的电容，会导致阻抗降低（"阻抗凹陷"）。
-
寄生电感：过孔的柱状导体、 stub（残桩）带来的电感效应，会导致阻抗升高。这两者共同作用，会造成信号完整性的恶化。
优化后设计如下：拉出来一小段走线而且尽量加粗这个走线。
二、我们分别从插损，回损，TDR这三个方向上对比分析
回损（Return Loss）
回损反映的是信号遇到阻抗不连续时的反射大小，是高速信号最核心的指标之一。
-
方案 A（过孔直接打在焊盘中心） 信号从器件焊盘进入过孔时，阻抗会在同一位置发生两次突变：
-
从器件焊盘（阻抗≈50Ω，受封装影响）进入过孔焊盘，过孔焊盘的寄生电容会让局部阻抗骤降；
-
紧接着进入过孔的柱状导体，寄生电感又会让阻抗瞬间抬升。两次阻抗突变叠加，会形成一个极窄但极深的阻抗凹陷，导致严重的信号反射，尤其是在高频段，回损会显著恶化。
-
-
方案 B（焊盘→短走线→过孔） 信号从焊盘拉出一小段受控阻抗的走线后，再进入过孔，实现了阻抗变化的 "解耦"：
-
焊盘到走线的阻抗匹配度更高；
-
走线到过孔的阻抗突变被 "分离"，局部的阻抗凹陷幅度更小，反射能量被分散，不会形成严重的叠加效应。回损性能明显优于方案 A。
-
插损（Insertion Loss）
插损反映的是信号经过传输线后，能量被衰减的程度，包含导体损耗、介质损耗和辐射损耗，以及过孔带来的额外损耗。
-
方案 A（过孔直接打在焊盘中心） 过孔直接打在焊盘中心时，过孔焊盘与器件焊盘几乎完全重合，寄生电容会显著增大，这会带来两个问题：
-
高频信号更容易通过寄生电容耦合到参考平面，造成额外的能量损耗；
-
过孔的残桩（stub）如果没有做背钻，会在高频形成谐振，导致特定频率点的插损急剧恶化。对于 SERDES 这类 Gbps 级信号，寄生电容带来的损耗在高频段会被放大，插损会明显比方案 B 差。
-
-
**方案 B（焊盘→短走线→过孔）**过孔与器件焊盘分离，过孔的寄生电容不会直接叠加在器件焊盘上，额外的电容损耗更小；同时，过孔可以优化反焊盘尺寸、位置，降低残桩效应，整体插损曲线更平滑，高频段的衰减也更小。
TDR（时域反射）
TDR 反映的是传输线的阻抗随时间（位置）的变化曲线，我们可以直观看到阻抗不连续的位置和幅度。
-
方案 A（过孔直接打在焊盘中心） 在 TDR 曲线上，你会在焊盘 / 过孔的位置看到一个非常尖锐、幅度很大的阻抗凹陷，这个凹陷是过孔寄生电容的直接体现。凹陷越深、越窄，说明阻抗不连续越严重，信号在这个位置的反射越强，会导致信号眼图闭合、抖动增大。
-
**方案 B（焊盘→短走线→过孔）**在 TDR 曲线上，你会看到阻抗变化被 "拉长"：焊盘处有一个小的阻抗变化，然后走线保持受控阻抗，过孔处有一个幅度更小、更平缓的阻抗凹陷。这种平缓的变化，对信号完整性的影响远小于方案 A 的尖锐凹陷，能更好地保持信号的完整性。
三、补充说明：过孔直接打在焊盘中心的适用场景
虽然方案 B 在 SERDES 信号中更优，但 "过孔直接打在焊盘中心（via-in-pad）" 并非一无是处，它主要适用于以下场景：
-
BGA 封装的高密度引脚：当 BGA 引脚间距极小，没有空间拉出走线时，只能用 via-in-pad，通常搭配背钻、树脂塞孔工艺，减少残桩和寄生电容；
-
低速信号 / 电源信号：对信号完整性要求不高的低速信号或电源走线，via-in-pad 可以节省布线空间；
3，过孔尺寸极小（如激光盲埋孔）：盲埋孔的残桩极短，寄生参数很小，via-in-pad 的影响可以忽略。
四、结论
对于我们单板上SERDES 高速信号，方案 B（焊盘拉出短走线再打孔）是更优的设计，在回损、插损、TDR 三个指标上都明显优于方案 A，能显著改善信号完整性。
好了，诸位道友们以上就是本期的所有内容了，我们下期文章不见不散。
--------声明：本文属于小编的原创文章，如需转载请注明来源！