一、TTL 与非门的工作原理
典型 TTL\textrm{TTL}TTL 与非门电路如图 3.2.13.2.13.2.1 所示，它由输入级、中间级和输出级三部分电路组成。
（1）输入级：由多发射极管 V1\textrm V_1V1 和电阻 R1R_1R1 组成，其作用是对输入变量 A、B、CA、B、CA、B、C 实现逻辑与，所以它相当于一个与门。
多射极管 V1\textrm V_1V1 的结构如图 3.2.2(a)3.2.2(a)3.2.2(a) 所示，其等效电路如图 3.2.2(b)3.2.2(b)3.2.2(b) 所示。设电源电压 UCC=5 VU_{CC}=5\,\textrm VUCC=5V，二极管 V1∼V4\textrm V_1\sim\textrm V_4V1∼V4 的正向管压降为 0.7 V0.7\,\textrm V0.7V，当输入信号 A、B、CA、B、CA、B、C 中有一个或一个以上为低电平（0.3 V0.3\,\textrm V0.3V）时，P1P_1P1 点的电压 UP1=1 VU_{P1}=1\,\textrm VUP1=1V，c1c_1c1 点的电压 Uc1=0.3 VU_{c1}=0.3\,\textrm VUc1=0.3V；当 A、B、CA、B、CA、B、C 全部为高电平（3.6 V3.6\,\textrm V3.6V），c1c_1c1 开路时，UP1=4.3 VU_{P1}=4.3\,\textrm VUP1=4.3V，Uc1=3.6 VU_{c1}=3.6\,\textrm VUc1=3.6V。可见，仅当所有输入都为高时，输出才为高，只要有一个输入为低，输出就为低，所以起到了与门的作用。
（2）中间级：由 V2、R2、R3\textrm V_2、R_2、R_3V2、R2、R3 组成。它是输出级的驱动电路，可以在 V2\textrm V_2V2 的集电极和发射极得到两个互补输出信号，分别驱动 V3、V5\textrm V_3、\textrm V_5V3、V5。
（3）输出级：由 V3、V4、V5\textrm V_3、\textrm V_4、\textrm V_5V3、V4、V5 和 R4、R5R_4、R_5R4、R5 组成。这种电路形式称为推拉式电路 （也称推挽电路 ，Push-Pull），不仅输出阻抗低，带负载能力强，而且可以提高工作速度。
下面分析与非门电路的工作原理。
1、输入全部为高电平
当输入端全部为高电平 3.6 V3.6\,\textrm V3.6V 时，由于 V1\textrm V_1V1 的基极电压 Ub1U_{b1}Ub1 最多不能超过 2.1 V2.1\,\textrm V2.1V（Ub1=Ubc1+Ube2+Ube5U_{b1}=U_{bc1}+U_{be2}+U_{be5}Ub1=Ubc1+Ube2+Ube5），所以 V1\textrm V_1V1 所有的发射结反偏。这时 V1\textrm V_1V1 的集电结正偏，V1\textrm V_1V1 管的基极电流 Ib1I_{b1}Ib1 流向集电极并注入 V2\textrm V_2V2 的基极，Ib1=UCC−Ub1R1=5−2.13×103≈1 mAI_{b1}=\dfrac{U_{CC}-U_{b1}}{R_1}=\dfrac{5-2.1}{3×10^3}\approx1\,\textrm{mA}Ib1=R1UCC−Ub1=3×1035−2.1≈1mA。
此时 V1\textrm V_1V1 处于倒置（反向）运用状态（把实际的集电极用作发射极，而实际的发射极用作集电极），其电流放大系数 β反\beta_反β反 很小（β反<0.05\beta_反<0.05β反<0.05），因此 Ib2=Ic1=(1+β反)Ib1≈Ib1I_{b2}=I_{c1}=(1+\beta_反)I_{b1}\approx I_{b1}Ib2=Ic1=(1+β反)Ib1≈Ib1。 由于 Ib1I_{b1}Ib1 较大，足以使 V2\textrm V_2V2 管饱和，且 V2\textrm V_2V2 管发射极向 V5\textrm V_5V5 管提供基极电流，使得 V5\textrm V_5V5 也饱和，因此这时 V2\textrm V_2V2 的集电极压降为Uc2=Uces2+Ube5≈0.3+0.7=1 VU_{c2}=U_{ces2}+U_{be5}\approx0.3+0.7=1\,\textrm VUc2=Uces2+Ube5≈0.3+0.7=1V这个电压加至 V3\textrm V_3V3 管基极，可以使 V3\textrm V_3V3 管导通。此时 V3\textrm V_3V3 射极电位 Ue3=Uc2−Ube3≈0.3 VU_{e3}=U_{c2}-U_{be3}\approx0.3\,\textrm VUe3=Uc2−Ube3≈0.3V，它不能驱动 V4\textrm V_4V4，所以 V4\textrm V_4V4 截止。V5\textrm V_5V5 由 V2\textrm V_2V2 提供足够的基极电流，处于饱和状态，因此输出为低电平，即 Uo=UoL=Uces5≈0.3 VU_o=U_{oL}=U_{ces5}\approx0.3\,\textrm VUo=UoL=Uces5≈0.3V
2、输入端至少有一个为低电平
当输入端至少有一个为低电平（0.3 V0.3\,\textrm V0.3V）时，相应低电平的发射结正偏，V1\textrm V_1V1 的基极电位 Ub1U_{b1}Ub1 被钳在 1 V1\,\textrm V1V，因而使 V1\textrm V_1V1 其余输入为高电平的发射结反偏截止。此时 V1\textrm V_1V1 的基极电流 Ib1I_{b1}Ib1 经过导通的发射结流向低电平输入端，而 V2\textrm V_2V2 的基极只可能有很小的反向基极电流进入 V1\textrm V_1V1 的集电极，所以 Ic1≈0I_{c1}\approx0Ic1≈0，但是 V1\textrm V_1V1 的基极电流 Ib1I_{b1}Ib1 很大，因此这时 V1\textrm V_1V1 处于深度饱和状态：Uces1≈0，Uc1≈0.3 VU_{ces1}\approx0，U_{c1}\approx0.3\,\textrm VUces1≈0，Uc1≈0.3V所以 V2\textrm V_2V2、V5\textrm V_5V5 均截止。此时 V2\textrm V_2V2 的集电极电位 Uc2≈UCC=5 VU_{c2}\approx U_{CC}=5\,\textrm VUc2≈UCC=5V，足以使 V3\textrm V_3V3、V4\textrm V_4V4 导通，因此输出为高电平，即Uo=UoH=Uc2−Ube3−Ube4≈5−0.7−0.7=3.6 VU_o=U_{oH}=U_{c2}-U_{be3}-U_{be4}\approx5-0.7-0.7=3.6\,\textrm VUo=UoH=Uc2−Ube3−Ube4≈5−0.7−0.7=3.6V综上所示，当输入端全部为高电平（3.6 V3.6\,\textrm V3.6V）时，输出为低电平（0.3 V0.3\,\textrm V0.3V），这时 V5\textrm V_5V5 饱和，电路处于开门状态；当输入端至少有一个为低电平（0.3 V0.3\,\textrm V0.3V）时，输出为高电平（3.6 V3.6\,\textrm V3.6V），这时 V5\textrm V_5V5 截止，电路处于关门状态。因此，电路的输出和输入之间满足与非逻辑关系：F=A⋅B⋅C‾F=\overline{A\cdot B\cdot C}F=A⋅B⋅C两种输入条件下 TTL\textrm{TTL}TTL 与非门的各级工作状态归纳如表 3.2.13.2.13.2.1 所示。
TTL\textrm{TTL}TTL 与非门具有较高的开关速度和较强的带负载能力，其主要原因如下：
（1）输入级采用了多发射极，缩短了 V2\textrm V_2V2 和 V5\textrm V_5V5 的开关时间，提高了开关速度。当输入端全部为高电平时，V1\textrm V_1V1 处于倒置工作状态。此时 V1\textrm V_1V1 向 V2\textrm V_2V2 提供较大的基极电流，使 V2\textrm V_2V2、V5\textrm V_5V5 迅速导通饱和。当 V1\textrm V_1V1 某一输入端突然从高电平变到低电平时，Ib1I_{b1}Ib1 转而流向 V1\textrm V_1V1 低电平输入端，即为 V1\textrm V_1V1 正向工作的基极电流，该瞬间将产生一股很大的集电极电流 Ic1I_{c1}Ic1，正好为 V2\textrm V_2V2 和 V5\textrm V_5V5 提供很大的反向基极电流，使 V2\textrm V_2V2 和 V5\textrm V_5V5 基区的存储电荷迅速消散，因而加快了 V2\textrm V_2V2 和 V5\textrm V_5V5 的截止过程，提高了开关速度。
（2）输出级采用了推拉式结构，提高了带负载能力。当与非门输出高电平时，V5\textrm V_5V5 截止，V3、V4\textrm V_3、\textrm V_4V3、V4 导通，组成射极跟随器，其输出阻抗很低，有较强的驱动能力，可向负载提供较大的驱动电流；当与非门输出低电平时，V4\textrm V_4V4 截止，V5\textrm V_5V5 处于深饱和状态，输出阻抗也很低，可以接收较大的灌电流，因而也有较强的带负载能力。
推拉式输出级还能驱动较大的电容负载而不致影响其开关速度。因为推拉式输出级无论在输出高电平或低电平时其输出阻抗都很低，当输出端接有电容负载时，对负载电容的充放电时间常数都比较小，因而输出波形可获得较好的上升沿和下降沿。
二、TTL 与非门的特性与参数
1、电压传输特性
电压传输特性是指输出电压跟随输入电压变化的关系曲线，即 Uo=f(Ui)U_o=f(U_i)Uo=f(Ui) 的函数关系，可以用图 3.2.33.2.33.2.3 所示的曲线表示。由图可见，曲线大致分为以下四段：
ABABAB 段（截止区）：当 Ui≤0.6 VU_i\le0.6\,\textrm VUi≤0.6V 时，V1\textrm V_1V1 工作在深度饱和状态，Uces1<0.1 VU_{ces1}<0.1\,\textrm VUces1<0.1V，Ube2<0.7 VU_{be2}<0.7\,\textrm VUbe2<0.7V，故 V2、V5\textrm V_2、\textrm V_5V2、V5 截止，V3、V4\textrm V_3、\textrm V_4V3、V4 均导通，输出高电平 UoH=3.6 VU_{o\textrm H}=3.6\,\textrm VUoH=3.6V.
BCBCBC 段（线性区）：当 0.6 V≤Ui<1.3 V0.6\,\textrm V\le U_i<1.3\,\textrm V0.6V≤Ui<1.3V 时，0.7 V≤Ub2<1.4 V0.7\,\textrm V\le U_{b2}<1.4\,\textrm V0.7V≤Ub2<1.4V，V2\textrm V_2V2 开始导通，V3\textrm V_3V3 尚未导通。此时 V2\textrm V_2V2 处于放大状态，其集电极电压 Uc2U_{c2}Uc2 随着 UiU_iUi 的增加而下降，并通过 V3、V4\textrm V_3、\textrm V_4V3、V4 射极跟随器使输出电压 UoU_oUo 也下降，因此 UoU_oUo 的下降斜率可以近似于 Uc2U_{c2}Uc2 的下降斜率，忽略掉 V2\textrm V_2V2 的基极电流，则 Ic2≈Ie2I_{c2}\approx I_{e2}Ic2≈Ie2，所以 Uc2≈UCC−Ui+0.1−0.7R3⋅R2U_{c2}\approx U_{CC}-\dfrac{U_i+0.1-0.7}{R_3}\cdot R_2Uc2≈UCC−R3Ui+0.1−0.7⋅R2，所以 UoU_oUo 的下降斜率近似等于 −R2/R3-R_2/R_3−R2/R3.
CDCDCD 段（转折区）：当 1.3 V≤Ui<1.4 V1.3\,\textrm V\le U_i<1.4\,\textrm V1.3V≤Ui<1.4V 时，V5\textrm V_5V5 开始导通，此时 V2\textrm V_2V2 发射极到地的等效电阻为 R3//Rbe5R_3//R_{be5}R3//Rbe5，比 V5\textrm V_5V5 截止时的 R3R_3R3 小得多，因而 V2\textrm V_2V2 放大倍数增加，近似为 −R2/(R3//Rbe5)-R_2/(R_3//R_{be5})−R2/(R3//Rbe5)，这时 Uc2U_{c2}Uc2 迅速下降，输出电压 UoU_oUo 也迅速下降，最后 V3、V4\textrm V_3、\textrm V_4V3、V4 截止，V5\textrm V_5V5 进入饱和状态。
DEDEDE 段（饱和区）：当 Ui≥1.4 VU_i\ge1.4\,\textrm VUi≥1.4V 时，随着 UiU_iUi 增加 V1\textrm V_1V1 进入倒置工作状态，V3\textrm V_3V3 导通，V4\textrm V_4V4 截止，V2、V5\textrm V_2、\textrm V_5V2、V5 饱和，因而输出低电平 UoL=0.3 VU_{o\textrm L}=0.3\,\textrm VUoL=0.3V.
由电压传输特性可以得出以下几个重要参数：
（1）输出高电平 UoH\pmb{U_{o\textrm H}}UoH 和输出低电平 UoL\pmb{U_{o\textrm L}}UoL. 电压传输特性的截止区的输出电压 UoH=3.6 VU_{o\textrm H}=3.6\,\textrm VUoH=3.6V，饱和区的输出电压 UoL=0.3 VU_{o\textrm L}=0.3\,\textrm VUoL=0.3V.
一般产品手册给出输出高电平的下限值 UoH min=2.4 VU_{o\textrm {H\,min}}=2.4\,\textrm VUoHmin=2.4V，输出低电平的上限值 UoL max=0.4 VU_{o\textrm{L\,max}}=0.4\,\textrm VUoLmax=0.4V.
（2）开门电平 UONU_{\textrm{ON}}UON 和关门电平 UOFFU_{\textrm{OFF}}UOFF. 保持输出电平为低电平时所允许输入高电平的最小值，称为开门电平 UONU_{\textrm{ON}}UON，即只有当 Ui>UONU_i>U_{\textrm{ON}}Ui>UON 时，输出才为低电平；保持输出电平为高电平时所允许输入电平的最大值，称为关门电平 UOFFU_{\textrm{OFF}}UOFF，即只有当 Ui≤UOFFU_i\le U_{\textrm{OFF}}Ui≤UOFF 时，输出才是高电平。
一般产品手册给出输入高电平的最小值 UiH min=2 VU_{i\textrm H\,\textrm{min}}=2\,\textrm VUiHmin=2V，输入低电平的最大值 UiL max=0.8 VU_{i\textrm L\,\textrm{max}}=0.8\,\textrm VUiLmax=0.8V. 因此 UONU_{\textrm{ON}}UON 的典型值为 UiH min=2 VU_{i\textrm{H\,min}}=2\,\textrm VUiHmin=2V，UOFFU_{\textrm {OFF}}UOFF 的典型值为 UiL max=0.8 VU_{i{\textrm {L max}}}=0.8\,\textrm VUiL max=0.8V.
（3）阈值电压 UTU_\textrm{T}UT. 阈值电压也称门槛电压，电压传输特性上转折区中点所对应的输入电压，UT≈1.3 VU_\textrm{T}\approx1.3\,\textrm VUT≈1.3V，可以将 UTU_{\textrm T}UT 看成与非门导通（输出低电平）和截止（输出高电平） 的分界线。
（4）噪声容限 UNL、UNHU_{\textrm{NL}}、U_{\textrm{NH}}UNL、UNH. 实际应用中由于外界干扰、电源波动等原因，可能使输入电平 UiU_iUi 偏离规定值。为了保证电路可靠工作，应对干扰的幅度有一定限制，称为噪声容限，其示意图如图 3.2.43.2.43.2.4 所示，图中 G1G_1G1 门的输出作为 G2G_2G2 门的输入。
允许叠加在输入低电平上的最大噪声电压（正向干扰）称为低电平噪声容限，用 UNLU_{\textrm{NL}}UNL 表示：UNL=UOFF−UoL max=UiL max−UoL maxU_{\textrm{NL}}=U_{\textrm{OFF}}-U_{o\textrm{L\,max}}=U_{i\textrm{L\,max}}-U_{o\textrm{L\,max}}UNL=UOFF−UoLmax=UiLmax−UoLmax允许叠加在输入高电平上的最大噪声电压（负向干扰）称为高电平噪声容限，用 UNHU_{\textrm{NH}}UNH 表示：UNH=UoH min−UON=UoH min−UiH minU_{\textrm{NH}}=U_{o\textrm{H\,min}}-U_{\textrm{ON}}=U_{o\textrm{H\,min}}-U_{i\textrm{H\,min}}UNH=UoHmin−UON=UoHmin−UiHminTTL\textrm{TTL}TTL 门电路 747474 系列的典型参数为 UoH min=2.4 VU_{o\textrm{H\,min}}=2.4\,\textrm VUoHmin=2.4V，UiH min=2 VU_{i\textrm{H\,min}}=2\,\textrm VUiHmin=2V，UiL max=0.8 VU_{i\textrm{L\,max}}=0.8\,\textrm VUiLmax=0.8V，UoL max=0.4 VU_{o\textrm{L max}}=0.4\,\textrm VUoL max=0.4V，因此可求得 UNH=0.4 VU_{\textrm{NH}}=0.4\,\textrm VUNH=0.4V，UNL=0.4 VU_{\textrm{NL}}=0.4\,\textrm VUNL=0.4V.
2、输入特性
输入特性是指输入电流与输入电压之间的关系曲线，即 Ii=f(Ui)I_i=f(U_i)Ii=f(Ui) 的函数关系。典型的输入特性如图 3.2.53.2.53.2.5 所示。
设输入电流 IiI_iIi 由信号源流入 V1\textrm V_1V1 发射极时方向为正，反之为负。从图 3.2.53.2.53.2.5 可以看出，当 Ui<UTU_i<U_\textrm{T}Ui<UT 时，IiI_iIi 为负，即 IiI_iIi 流入信号源，对信号源形成灌电流 负载；当 Ui>UTU_i>U_\textrm TUi>UT 时，IiI_iIi 为正，IiI_iIi 流入 TTL\textrm{TTL}TTL 门，对信号源形成拉电流 负载。
（1）输入短路电流 IiSI_{\textrm{iS}}IiS. 当 Ui=0U_i=0Ui=0 时，输入电流称为输入短路电流，其典型值约为 −1.5 mA-1.5\,\textrm{mA}−1.5mA.
（2）输入漏电流 IiHI_{\textrm{iH}}IiH. 当 Ui>UTU_i>U_\textrm TUi>UT 时，输入电流称为输入漏电流，即 V1\textrm V_1V1 倒置工作时的反向漏电流，其电流值很小，约为 10 μA10 \,μ\textrm A10μA.
应注意：在 Ui>7 VU_i>7\,\textrm VUi>7V 以后 V1\textrm V_1V1 的 ce\textrm{ce}ce 结将发生击穿，使 IiI_iIi 猛增。此外，当 Ui<−1 VU_i<-1\,\textrm VUi<−1V 时，V1\textrm V_1V1 的 be\textrm{be}be 结也可能烧毁。这两种情况下都会使与非门损坏，因此在使用时，尤其是混合使用电源电压不同的集成电路时，应采取相应的措施，使输入电位钳制在安全工作区内。
3、输入负载特性
实际应用中，经常会遇到输入端经过一个电阻接地的情况，如图 3.2.63.2.63.2.6 所示，电阻 RiR_iRi 上的电压 UiU_iUi 在一定范围内会随着电阻值的增加而升高。输入负载特性就是指输入电压 UiU_iUi 随输入负载 RiR_iRi 变化的关系，如图 3.2.73.2.73.2.7 所示。
由图 3.2.73.2.73.2.7 可见，当 RiR_iRi 较小时，UiU_iUi 随 RiR_iRi 的增加而升高，此时 V5\textrm V_5V5 截止，忽略 V2\textrm V_2V2 基极电流的影响，可近似认为Ui=UCC−Ube1R1+RiRiU_i=\dfrac{U_{CC}-U_{be1}}{R_1+R_i}R_iUi=R1+RiUCC−Ube1Ri当 RiR_iRi 很小时，UiU_iUi 很小，相当于输入低电平，输出高电平。为了保持电路稳定地输出高电平，必须使 Ui≤UOFFU_i\le U_{\textrm{OFF}}Ui≤UOFF. 若 UOFF=0.8 VU_{\textrm{OFF}}=0.8\,\textrm VUOFF=0.8V，R1=3 kΩR_1=3\,\textrm kΩR1=3kΩ，则可求得 Ri≤0.7 kΩR_i\le0.7\,\textrm kΩRi≤0.7kΩ，这个阻值称为关门电阻 ROFFR_{\textrm{OFF}}ROFF. 可见，要使与非门稳定地工作在截止状态，必须选取 Ri≤ROFFR_i\le R_{\textrm{OFF}}Ri≤ROFF.
当 RiR_iRi 较大时，UiU_iUi 进一步增加，但是它不能一直随 RiR_iRi 的增加而升高，因为当 Ui=1.4 VU_i=1.4\,\textrm VUi=1.4V 时，Ub1=2.1 VU_{b1}=2.1\,\textrm VUb1=2.1V，此时 V5\textrm V_5V5 已经导通，由于受 V1\textrm V_1V1 集电结和 V2、V5\textrm V_2、\textrm V_5V2、V5 发射结的钳位作用，Ub1U_{b1}Ub1 将保持在 2.1 V2.1\,\textrm V2.1V，致使 UiU_iUi 也不能超过 1.4 V1.4\,\textrm V1.4V，如图 3.2.73.2.73.2.7.
为了保证与非门稳定地输出低电平，应该有 Ui≥UONU_i\ge U_{\textrm{ON}}Ui≥UON. 此时求得的输入电阻称为开门电阻，用 RONR_{\textrm{ON}}RON 表示。对于典型的 TTL\textrm{TTL}TTL 与非门，RON=2 kΩR_{\textrm{ON}}=2\,\textrm kΩRON=2kΩ，即 Ri≥RONR_i\ge R_{\textrm{ON}}Ri≥RON 时才能保证与非门可靠导通。需要注意的是 ：由于 UiU_iUi 最高只能达到 1.4 V1.4\,\textrm V1.4V，而 UONU_{\textrm{ON}}UON 一般都为 2.0 V2.0\,\textrm V2.0V，所以达不到器件的使用要求，但是 1.4 V1.4\,\textrm V1.4V 可以保证 V2、V5\textrm V_2、\textrm V_5V2、V5 导通，使得 TTL\textrm{TTL}TTL 与非门输出低电平，但是实际工程中不会这样使用，一般是直接通过电阻上拉到高电平 UCCU_{\textrm{CC}}UCC，或者直接接高电平。
4、输出特性
输出特性是指输出电压 UoU_oUo 随输出电流 ILI_{\textrm L}IL（即负载电流）变化的关系。输出电压为低电平时的输出特性如图 3.2.83.2.83.2.8 所示；输出电压为高电平时的输出特性如图 3.2.93.2.93.2.9 所示。
（1）与非门处于开态时，输出低电平，此时 V5\textrm V_5V5 饱和，输出电流 ILI_{\textrm L}IL 从负载流进 V5\textrm V_5V5，形成灌电流；当灌电流增加时，V5\textrm V_5V5 饱和程度减轻，因而 UoLU_{\textrm{oL}}UoL 随 ILI_{\textrm L}IL 的增加略有增加，V5\textrm V_5V5 输出电阻约 10∼20 Ω10\sim20\,Ω10∼20Ω. 若灌电流很大，使 V5\textrm V_5V5 脱离饱和进入放大状态，则 UoLU_{\textrm{oL}}UoL 将很快增加，这是不允许的。通常为了保证 UoL≤0.35 VU_{\textrm{oL}}\le0.35\,\textrm VUoL≤0.35V，应使 IL≤25 mAI_{\textrm L}\le25\,\textrm{mA}IL≤25mA.
（2）与非门处于关态时，输出高电平。此时 V5\textrm V_5V5 截止，V3\textrm V_3V3 微饱和，V4\textrm V_4V4 导通，负载电流为拉电流，如图 3.2.9(a)、(b)3.2.9(a)、(b)3.2.9(a)、(b) 所示。由特性曲线可见，当拉电流 IL<5 mAI_{\textrm L}<5\,\textrm{mA}IL<5mA 时，V3、V4\textrm V_3、\textrm V_4V3、V4 处于射随器状态，因而输出高电平 UoHU_{\textrm{oH}}UoH 变化不大；当 IL>5 mAI_\textrm L>5\,\textrm{mA}IL>5mA 时，V3\textrm V_3V3 进入深饱和，而 V4\textrm V_4V4 处于放大状态，其基极电流约等于 V3\textrm V_3V3 的集电极电流，忽略掉后则有 IR5≈ILI_{R5}\approx I_{\textrm L}IR5≈IL，UoH=UCC−Uces3−Ube4−ILR5U_{\textrm{oH}}=U_{\textrm{CC}}-U_{ces3}-U_{be4}-I_\textrm LR_5UoH=UCC−Uces3−Ube4−ILR5，因此 UoHU_{\textrm{oH}}UoH 将随着 ILI_\textrm LIL 的增加而降低。所以，为了保证稳定地输出高电平，要求负载电流 IL≤14 mAI_\textrm L\le14\,\textrm{mA}IL≤14mA，允许的最小负载电阻 RLR_\textrm LRL 约为 170 Ω170\,Ω170Ω.
5、扇入系数和扇出系数
扇入系数 NiN_iNi 是指门的输入端数，它由厂家制造时确定，一般 Ni≤5N_i\le5Ni≤5.
扇出系数 NoN_oNo 是指一个门能驱动同类型门的个数。当驱动门输出为低电平时，驱动门承受负载门流入的灌电流，若驱动门允许灌入的最大电流为 IoL maxI_{\textrm{oL\,max}}IoLmax，每个负载门给驱动门灌入的电流为 IiSI_{\textrm{iS}}IiS，则输出低电平时的扇出系数 NoL=IoL maxIiSN_{\textrm{oL}}=\dfrac{I_{\textrm{oL\,max}}}{I_{\textrm{iS}}}NoL=IiSIoLmax；当驱动门输出为高电平时，驱动门承受负载门的拉电流，若驱动门的最大输出拉电流为 IoH maxI_{\textrm{oH\,max}}IoHmax，流进每个负载门的电流为 IiHI_{\textrm{iH}}IiH，则输出高电平时的扇出系数 NoH=IoH maxIiHN_{\textrm{oH}}=\dfrac{I_{\textrm{oH\,max}}}{I_{\textrm{iH}}}NoH=IiHIoHmax. 实际上 NoHN_{\textrm{oH}}NoH 远大于 NoLN_{\textrm{oL}}NoL，因此通常说的扇出系数 NoN_oNo 是指 NoLN_{\textrm{oL}}NoL，TTL\textrm{TTL}TTL 系列的典型值为 101010.
6、平均延迟时间
平均延迟时间是衡量门电路速度的重要指标，它表示输出信号滞后于输入信号的时间。通常将输出电压由高电平条变为低电平的传输延迟时间称为导通延迟时间 tPHLt_{\textrm{PHL}}tPHL，将输出电压由低电平跳变到高电平的传输延迟时间称为截止延迟时间 tPLHt_{\textrm{PLH}}tPLH. tPHLt_{\textrm{PHL}}tPHL 和 tPLHt_{\textrm{PLH}}tPLH 是以输入、输出波形对应边上等于最大幅度的 50%50\%50% 的两点时间间隔来确定的，如图 3.2.103.2.103.2.10 所示。tpdt_{pd}tpd 为 tPHLt_{\textrm{PHL}}tPHL 和 tPLHt_{\textrm{PLH}}tPLH 的平均值，即tpd=12(tPHL+tPLH)t_{pd}=\dfrac{1}{2}(t_{\textrm{PHL}}+t_{\textrm{PLH}})tpd=21(tPHL+tPLH)
7、直流电源电压
双极型逻辑门电路的典型直流电源电压（VCCV_{\textrm{CC}}VCC）为 5 V5\,\textrm{V}5V，一般最小为 4.5 V4.5\,\textrm V4.5V，最大为 5.5 V5.5\,\textrm V5.5V.
8、功耗
逻辑门的功耗（power dissipation）PDP_\textrm DPD 是直流电源电压和平均供电电流之积。通常，当逻辑门输出低电平时的供电电流要大于输出高电平时的供电电流。器件的数据手册中通常会给出低电平输出状态下的供电电流 ICCLI_{\textrm{CCL}}ICCL 和高电平输出状态下的 ICCHI_{\textrm{CCH}}ICCH. 平均供电电流是 50%50\%50% 的占空比情况下的供电电流（即输出为低电平和高电平各占一半的时间），因此，逻辑门的平均功耗为PD=VCC(ICCH+ICCL2)P_\textrm D=V_{\textrm{CC}}\big(\dfrac{I_{\textrm{CCH}}+I_{\textrm{CCL}}}{2}\big)PD=VCC(2ICCH+ICCL)
9、速度功率积
速度功率积（SPP：speed-power product）也称为延迟-功耗积，是用来衡量一个逻辑电路的性能的参数，这个性能参数同时考虑到了传输延迟时间和功耗，它特别适用于比较 CMOS\textrm{CMOS}CMOS 与 TTL\textrm{TTL}TTL 系列逻辑门.
逻辑门电路的 SPP\textrm{SPP}SPP 是传输延迟时间与功耗的积，可以用能量单位焦耳（J\textrm JJ）来表示，公式为SPP=tpPD\textrm{SPP}=t_pP_{\textrm D}SPP=tpPD
三、TTL 集成电路系列
上述的 TTL\textrm{TTL}TTL 与非门是 747474 标准系列的门电路。TTL\textrm{TTL}TTL 技术在发展过程中，为了提高器件的工作速度和降低功耗，不断改进集成门电路的结构，相继生产了各种 54/7454/7454/74 系列产品。545454 系列和 747474 系列都有若干子系列，例如 747474 系列有 747474、74H74\textrm H74H、74L74\textrm L74L、74S74\textrm S74S、74LS74\textrm{LS}74LS、74AS74\textrm{AS}74AS、74ALS74\textrm{ALS}74ALS、74F74\textrm F74F 等子系列。545454 系列与 747474 系列有相同的子系列，主要区别是 545454 系列的工作温度范围更宽（545454 系列为 −55∼+125℃-55\sim+125℃−55∼+125℃，747474 系列为 0∼70℃0\sim70℃0∼70℃），电源允许的工作范围也更大（545454 系列为 5×(1±10%)V5×(1±10\%)\textrm V5×(1±10%)V，747474 系列为 5×(1±5%) V5×(1±5\%)\,\textrm V5×(1±5%)V），因此 545454 系列主要用于军品，而 747474 系列主要用于民品。下面介绍 747474 系列主要子系列的特点。
1、74S 系列
74S74\textrm S74S（Schottky TTL）系列又称肖特基系列。典型的肖特基 TTL\textrm{TTL}TTL 与非门电路如图 3.2.113.2.113.2.11 所示。为了提高速度，它采用了以下措施。
（1）采用了肖特基抗饱和三极管 。肖特基抗饱和三极管由普通的双极型三极管和肖特基势垒二极管（SBD，Schottky Barrier Diode）组合而成，如图 3.2.123.2.123.2.12 所示。图 (a)(a)(a) 中 SBD\textrm{SBD}SBD 的正向管压降约为 0.3V0.3\textrm V0.3V，而且开关速度比一般 PN\textrm{PN}PN 结二极管高许多。在晶体管的 bc\textrm{bc}bc 结上并联一个 SBD\textrm{SBD}SBD 便构成了抗饱和晶体管，或称肖特基晶体管，其电路符号如图 3.2.12(b)3.2.12(b)3.2.12(b) 所示。SBD\textrm{SBD}SBD 的引入使得晶体管是 UbcU_{bc}Ubc 限制在 0.3 V0.3\,\textrm V0.3V 左右，因此它不会进入深饱和状态，从而缩短了存储时间，提高了开关速度。图 3.2.113.2.113.2.11 所示的电路中除了 V4\textrm V_4V4 外，所有晶体管都采用了肖特基晶体管。
（2）增加了有源泄放网络 （如图 3.2.113.2.113.2.11 中虚线框所示）。这个网络的主要作用有两个：第一，改善电压传输特性 ，即克服图 3.2.33.2.33.2.3 中 BCBCBC 段，使整个传输特性转换段 BCDBCDBCD 的斜率均匀一致，从而接近理想开关，低电平噪声容限也得到提高 。因为 V2\textrm V_2V2 的发射结必须经过 V5\textrm V_5V5 或 V6\textrm V_6V6 的发射结才能导通，所以不存在 V2V_2V2 导通而 V5V_5V5 尚未导通的阶段，而这个阶段是产生电压传输特性线性区的根源，因此 74S74\textrm S74S 系列门电路的电压传输特性上没有线性区，更接近于理想的开关特性。其关门电压升高了，也就提高了低电平噪声容限；第二，加速 V5\pmb{\textrm V_5}V5 的转换过程并且减轻 V5\pmb{\textrm V_5}V5 的饱和深度，从而提高整个电路的开关速度 。当 V2\textrm V_2V2 由截止变为导通的瞬间，由于 V6\textrm V_6V6 的积极回路中串联了电阻 RbR_bRb，所以 V5\textrm V_5V5 的基极必然先于 V6\textrm V_6V6 的基极导通，使得 V2\textrm V_2V2 发射极的电流全部流入 V5\textrm V_5V5 的基极，从而加速了 V5\textrm V_5V5 的导通过程。在稳态下，由于 V6\textrm V_6V6 导通后产生的分流作用，减少了 V5\textrm V_5V5 的基极电流，也就减轻了 V5\textrm V_5V5 的饱和程度，这又有利于加快 V5\textrm V_5V5 从导通到截止的过程。当 V2\textrm V_2V2 从导通变为截止后，因为 V6\textrm V_6V6 仍处于导通状态，为 V5\textrm V_5V5 的基极提供了一个瞬间的低内阻泄放回路，使得 V5\textrm V_5V5 迅速截止。
图 3.2.113.2.113.2.11 中输入端加有阻尼二极管 VD1、VD2\textrm V_{\textrm{D1}}、\textrm V_{\textrm{D2}}VD1、VD2，主要是为了减少输入连线上的负尖峰干扰脉冲。通过二极管的钳位作用，使得负尖峰脉冲不超过 −0.7 V-0.7\,\textrm V−0.7V，从而保护输入端的 V1\textrm V_1V1 不被烧毁。
采用抗饱和三极管和减小电路中电阻的阻值也带来了一些缺点。首先是电路的功耗增加了；其次，由于 V5\textrm V_5V5 脱离了深度饱和状态，导致了输出低电平升高（最大值可达 0.5V0.5\textrm V0.5V 左右）.
2、74LS 系列
性能比较好的门电路应该是工作速度快，功耗低。延迟-功耗积越小，门电路的综合性能就越好。
74LS74\textrm{LS}74LS（Low-Power Schottky TTL）系列又称为低功耗肖特基系列。为了降低功耗，大幅度提高了电路中各个电阻的阻值；为了缩短延迟时间，提高开关速度，该系列沿用了 74S74\textrm S74S 系列的两个方法 ------ 使用抗饱和三极管和引入有源泄放电路，同时还采用了将输入端的多发射极三极管也用 SBD\textrm{SBD}SBD 代替等措施。因此，74LS74\textrm{LS}74LS 系列称成为延迟-功耗积较小的系列，并得到了广泛应用。
3、74AS、74ALS、74F 系列
74AS74\textrm{AS}74AS（Advanced Schottky TTL）系列、74ALS74\textrm{ALS}74ALS（Advanced Low-Power Schottky TTL）系列又称为先进肖特基系列、先进低功耗肖特基系列，它们均是目前性能较好的 TTL\textrm{TTL}TTL 门电路。
74AS74\textrm{AS}74AS 系列是为了进一步缩短延迟时间而设计的改进系列，其电路结构与 74LS74\textrm{LS}74LS 相似，但电路中采用了很低的电阻值，从而提高了工作速度，其缺点是功耗较大。
74ALS74\textrm{ALS}74ALS 系列是为了获得更小的延迟-功耗积而设计的改进系列。为了降低功耗，电路中采用了较高的电阻值。更主要的是在生产工艺上进行了改进，同时在电路结构上也进行了局部改进，因而使器件达到高性能，它的延迟-功率积是 TTL\textrm{TTL}TTL 电路所有系列中最小的。
74F74\textrm F74F（Fast TTL）系列又称快捷 TTL\textrm{TTL}TTL 系列，在速度和功耗两方面都介于 74AS74\textrm{AS}74AS 和 74ALS74\textrm{ALS}74ALS 系列之间。表 3.2.23.2.23.2.2 列出了 TTL\textrm{TTL}TTL 主要子系列的一些参数，可用于进行比较。
四、集电极开路门和三态门
一般的 TTL\textrm{TTL}TTL 门电路在使用时应注意以下两点：
（1）输出端不能直接和地线或电源线（+5 V+5\,\textrm V+5V）相连。因为当输出端与地短路时，会造成 V3\textrm V_3V3、V4\textrm V_4V4 管的电流过大而损坏；当输出端与 +5 V+5\,\textrm V+5V 电源线短接时，V5\textrm V_5V5 管会因电流过大而损坏。
（2）两个 TTL\textrm{TTL}TTL 门的输出端不能直接并联在一起。例如在图 3.2.133.2.133.2.13 所示电路中，当两个门并联时，若一个门输出为高电平，另一个门输出为低电平，则会有一个很大的电流从截止门的 V4\textrm V_4V4 管流到导通门的 V5\textrm V_5V5 管。这个电流会使导通门的输出低电平抬高，违反逻辑电平的规定，甚至造成管子的损坏。
下面介绍的集电极开路门和三态门是允许输出端直接并联在一起的两种 TTL\textrm{TTL}TTL 门，并且用它门还可以构成线与逻辑及线或逻辑。
1、集电极开路门
集电极开路门即 OC(Open Collector)\textrm{OC(Open Collector)}OC(Open Collector) 门，其电路结构及 IEEE/ANSI\textrm{IEEE/ANSI}IEEE/ANSI 标准符号如图 3.2.143.2.143.2.14 所示，图 (a)(a)(a) 中 V5\textrm V_5V5 集电极开路，使用时需要外接电阻 RLR_\textrm LRL，图 (b)(b)(b) 和 (c)(c)(c) 分别为 OC\textrm{OC}OC 门的特定外形符号和矩形轮廓符号，符号中的菱形记号表示的是 OC\textrm{OC}OC 输出结构的逻辑门。
OC\textrm{OC}OC 门的输出端可以直接并联，图 3.2.153.2.153.2.15 是两个 OC\textrm{OC}OC 与非门输出端并接的例子。图中只要有一一个门的输出为低电平，则 FFF 输出为低，只有所有门的输出为高电平，FFF 输出才为高，因此相当于在输出端实现了 "线与 " 的逻辑功能：F=AB‾⋅CD‾=AB+CD‾F=\overline{AB}\cdot\overline{CD}=\overline{AB+CD}F=AB⋅CD=AB+CD
外接上拉电阻 RLR_\textrm LRL 的选取应保证：输出高电平时，不低于输出高电平的最小值 UoH minU_{\textrm{oH\,min}}UoHmin；输出低电平时，不高于输出低电平的最大值 UoL maxU_{\textrm{oL\,max}}UoLmax.
当所有 OC\textrm{OC}OC 门都为截止状态（输出高电平）时，流过 RLR_\textrm LRL 的电流 IRLI_{RL}IRL 如图 3.2.16(a)3.2.16(a)3.2.16(a) 所示，可求得：RL max=UCC−UoH minnIoH+kIiHR_{\textrm{L\,max}}=\dfrac{U_{\textrm{CC}}-U_{\textrm{oH\,min}}}{nI_{\textrm{oH}}+kI_{\textrm{iH}}}RLmax=nIoH+kIiHUCC−UoHmin式中：nnn 为 OC\textrm{OC}OC 门的个数；IoHI_{\textrm{oH}}IoH 为 OC\textrm{OC}OC 输出高电平时流入每个 OC\textrm{OC}OC 门的漏电流；kkk 为并联负载门输入端的个数；IiHI_{\textrm{iH}}IiH 为负载门的输入端为高电平时流入每个输入端的输入电流。
当有一个 OC\textrm{OC}OC 门处于导通状态）输出低电平，其他输出均为高电平时，负载电流全部流入导通门，这是最不利的情况，此时应保证灌电流 IoLI_{\textrm{oL}}IoL 不超过额定值 IoL maxI_{\textrm{oL max}}IoL max，若忽略流过截止管的漏电流，此时流过 RLR_\textrm LRL 的电流为 IoL max−mIiSI_{\textrm{oL\,max}}-mI_{\textrm{iS}}IoLmax−mIiS，如图 3.2.16(b)3.2.16(b)3.2.16(b) 所示，可求得：RL min=UCC−UoL maxIoL max−mIiSR_{\textrm{L\,min}}=\dfrac{U_{\textrm{CC}}-U_{\textrm{oL\,max}}}{I_{\textrm{oL\,max}}-mI_{\textrm{iS}}}RLmin=IoLmax−mIiSUCC−UoLmax式中：IoL maxI_{\textrm{oL\,max}}IoLmax 是导通 OC\textrm{OC}OC 门允许输入的最大灌电流；IiSI_{\textrm{iS}}IiS 为负载门的输入短路电流；mmm 为负载门的个数。综合以上两种情况，RLR_\textrm LRL 的选取应满足：RL min≤RL≤RL maxR_{\textrm{L\,min}}\le R_\textrm L\le R_{\textrm{L\,max}}RLmin≤RL≤RLmaxOC\textrm{OC}OC 门除了可以实现线与逻辑功能外，还可以驱动发光二极管，如图 3.2.173.2.173.2.17 所示。另外，OC\textrm{OC}OC 门也可以实现逻辑电平转换，例如将 TTL\textrm{TTL}TTL 电路的电平转换为 CMOS\textrm{CMOS}CMOS 的电平，只需将上拉电阻 RLR_\textrm LRL 接至 CMOS\textrm{CMOS}CMOS 电路的电源即可。
2、三态门
三态（Three-State）门简称 TS\textrm{TS}TS 门。普通 TTL\textrm{TTL}TTL 门的输出只有两种状态 ------ 逻辑 000 和逻辑 111，这两种状态都是低阻输出。三态门还有第三种状态 ------ 高阻态（High-Impedance State） ，这时输出端相当于悬空。图 3.2.18(a)3.2.18(a)3.2.18(a) 为三态与非门的电路结构。从电路图中可以看出，三态与非门由两部分电路组成：上半是三输入的与非门；下半部为控制电路，是一个快速非门。控制电路的输入端为 EN‾\overline{\textrm{EN}}EN，输出为 F′F'F′，F′F'F′ 一方面接到与非门的一个输入端，另一方面通过二极管 VD1\textrm V_{\textrm{D1}}VD1 和与非门的 V3\textrm V_3V3 管基极相连。
当 EN‾=0\overline{\textrm{EN}}=0EN=0 时，V7\textrm V_7V7、V8\textrm V_8V8 管截止，F′F'F′ 输出高电位，二极管 VD1\textrm V_{\textrm{D1}}VD1 截止，它对与非门不起作用，这时三态门和普通与非门一样，F=A⋅B‾F=\overline{A\cdot B}F=A⋅B.
当 EN‾=1\overline{\textrm{EN}}=1EN=1 时，V7\textrm V_7V7、V8\textrm V_8V8 饱和，F′F'F′ 输出低电位，这时因为 V1\textrm V_1V1 的一个输入为低，使 V2\textrm V_2V2、V5\textrm V_5V5 截止，同时因为 F′=0F'=0F′=0，VD1\textrm V_{\textrm{D1}}VD1 导通，使 V3\textrm V_3V3 的基极电位（VD1\textrm V_{\textrm{D1}}VD1 导通电压与 V8\textrm V_8V8 饱和压降之和）被钳制在 1 V1\,\textrm V1V 左右，致使 V4\textrm V_4V4 也截止。这样 V4\textrm V_4V4、V5\textrm V_5V5 都截止，输出端呈高阻态 ，即相当于悬空或断路状态 。
图 3.2.18(b)、(c)3.2.18(b)、(c)3.2.18(b)、(c) 是三态与非门的 IEEE/ANSI\textrm{IEEE/ANSI}IEEE/ANSI 标准符号，其中图 (b)(b)(b) 为特定外形符号，图 (c)(c)(c) 为矩形轮廓符号。符号中的倒三角 "▽\triangledown▽" 记号表示逻辑门是三态输出，EN‾\overline{\textrm{EN}}EN 为使能控制端，EN‾\overline{\textrm{EN}}EN 输入端有小圆圈表示低电平有效（若没有小圆圈，则表示高电平有效）。
由于三态门有使能控制端，所以其功能描述与普通逻辑门也不同。三态与非门的真值表如表 3.2.33.2.33.2.3 所示，其输出函数表达式可写成：EN‾=0，F=AB‾EN‾=1，F 为高阻态\begin{array}{l}\overline{\textrm{EN}}=0，F=\overline{AB}\\\overline{\textrm{EN}}=1，F\,为高阻态\end{array}EN=0，F=ABEN=1，F为高阻态三态与非门的输入、输出波形如图 3.2.193.2.193.2.19 所示，图中当 EN‾=1\overline{\textrm{EN}}=1EN=1 时，FFF 为高阻态，用悬浮电平表示。
三态门有两种控制模式：一种是控制端 EN‾\overline{\textrm{EN}}EN 为低电平时三态门工作，EN‾\overline{\textrm {EN}}EN 为高电平时三态门禁止，如图 3.2.20(a)3.2.20(a)3.2.20(a) 所示；另一种是控制端 EN\textrm{EN}EN 为高电平时三态门工作，EN\textrm{EN}EN 为低电平时三态门禁止，如图 3.2.20(b)3.2.20(b)3.2.20(b) 所示。
三态门的主要用途是可以实现在同一个公共通道上轮流传送 nnn 个不同的信息，如图 3.2.21(a)3.2.21(a)3.2.21(a) 所示，这个公共通道通常称为总线 ，各个三态门可以在控制信号的控制下与总线相连或脱离。挂接总线的三态门在任何时刻只能有一个控制端有效，即只有一个门传输数据，因此三态门常用在数据总线中分时传送数据。
也可以利用三态门实现双向传输，如图 3.2.21(b)3.2.21(b)3.2.21(b) 所示。当 EN=0\textrm{EN}=0EN=0 时，G1G_1G1 门工作，G2G_2G2 门禁止，数据从 AAA 传送到 BBB；当 EN=1\textrm{EN}=1EN=1 时，G1G_1G1 门禁止，G2G_2G2 门工作，数据可以从 BBB 传送到 AAA.
