fpga4fun.com/Music box

1.Simple beep

先做一个简单地蜂鸣器,原理是晶振通过不同的分频器分成不同的频率,通过电路发出音调不同的声音。

例子中Pluto FPGA板子有25Mhz的时钟频率,采用16位计数器(可以产生65536个不同的数值),则最高位的频率是25000000/65536=381hz(通过计数器不同位数进行分频,产生不同的频率),例如第0位就是25Mhz/ 2^0 =12.5Mhz...最高位就是以381hz的频率在0/1之间来回切换

实例代码如下:

module music(clk, speaker);
input clk;
output speaker;

// first create a 16bit binary counter
reg [15:0] counter;
always @(posedge clk) counter <= counter+1;

// and use the most significant bit (MSB) of the counter to drive the speaker
assign speaker = counter[15];
endmodule

现在产生的是381hz的声音

"A"的声音

A的声音频率是440hz,若要产生440hz的声音,则25000000/440 = 56818.18

则需要16位计数器到56817的时候重新开始计数,但对于32768(2^15)~ 56817 的占空比为42%(24049/56818),若要实现0.5占空比,最简单的方法是除以2(58818/2=28409),所以若要获得440hz的频率且具有0.5的占空比,需要在半个周期内(计数器为28409)将电平清零取反。

简单来说,晶振频率/时间 = 想要的频率

用计数器实现时间的确定,用计数的办法,也就是加法比如需要30%高电平,70%低电平,加到30取反清零,然后加到70再取反

代码如下:

module music(clk, speaker);
input clk;
output speaker;

reg [14:0] counter;
always @(posedge clk) if(counter==28408) counter<=0; else counter <= counter+1;

reg speaker;
always @(posedge clk) if(counter==28408) speaker <= ~speaker;
endmodule

救护车来了

救护车的音调为tone[23] 25000000/2^23 = 1.5hz

音调一致,两次响铃间隔时间来回交替,一个时间为clkdivider-1,一个为clkdivider/2 -1,也就是形成所谓的占空比,当tone[23]=1,维持时间为clkdivider-1,为0时维持时间clkdivider/2 -1,代码如下:

module music(clk, speaker);
input clk;
output speaker;
parameter clkdivider = 25000000/440/2;

reg [23:0] tone;
always @(posedge clk) tone <= tone+1;

reg [14:0] counter;
always @(posedge clk) if(counter==0) counter <= (tone[23] ? clkdivider-1 : clkdivider/2-1); else counter <= counter-1;

reg speaker;
always @(posedge clk) if(counter==0) speaker <= ~speaker;
endmodule
相关推荐
千穹凌帝1 小时前
SpinalHDL之结构(二)
开发语言·前端·fpga开发
@@庆1 小时前
stm32 PWR电源控制(修改主频&睡眠模式&停机模式&待机模式)
stm32·单片机·嵌入式硬件
JT灬新一1 小时前
STM32巡回研讨会总结(2024)
stm32·单片机·嵌入式硬件
爱桥代码的程序媛2 小时前
鸿蒙OpenHarmony【轻量系统芯片移植案例】标准系统方案之瑞芯微RK3568移植案例
嵌入式硬件·harmonyos·鸿蒙·鸿蒙系统·移植·openharmony·鸿蒙开发
Whappy0012 小时前
51单片机-DA(数字转模拟)
单片机·嵌入式硬件·51单片机
鸽子汤1972 小时前
想高效开发?从文件系统开始着手。。。
嵌入式硬件·物联网·硬件工程
Whappy0012 小时前
51单片机-AD(模拟信号转数字信号)-实验()
单片机·嵌入式硬件·51单片机
一口一口吃成大V7 小时前
FPGA随记——FPGA时序优化小经验
fpga开发
贾saisai8 小时前
Xilinx系FPGA学习笔记(九)DDR3学习
笔记·学习·fpga开发
redcocal12 小时前
地平线秋招
python·嵌入式硬件·算法·fpga开发·求职招聘