verdi merge fsdb出现信号冲突的解决办法

前段时间介绍了verdi用 Edit Virtual File的方式把几个fsdb文件merge起来的方法

由于当时实验的时候只用了两个小的fsdb文件,每个fsdb文件中包含的信号量也比较少,所以并没有发现问题

我是用 Edit Virtual FIle把dump不同hier的fsdb文件merge到一起,当在实际项目中,每个fsdb文件中的信号都比较多,于是拉信号时就出现了下面这个问题

原因是在实际项目中,难以避免有些信号是同名的,而且在我的使用方式下,dump的时间范围又都是一致的,于是verdi就认为这是有问题的

PS:如果每个fsdb文件的时间范围不一样,不会出现这个问题

猜测verdi既然推出这个功能,便应该考虑到这个问题,于是去官网翻看user guide,发现了这句话

verdi给生成的virtual file提供了两种 FileType

  • stitch:相同的信号会merge起来
  • split :即便信号名一样也不会merge

打开生成的Virtual File,默认的FileType是stitch(第6行),而且文档有说明FileType是可以修改的

于是抱着试试的想法,把FileType改成split,其他暂时不动,修改成如下的样子(第6行的stitch改成split)

在verdi中重新load这份virtual file,可以成功拉出波形,效果如下

至此,merge相同时间段,但hier不同的fsdb问题算是解决了

插两段题外话

  1. 文档有说还可以修改filelist,也就是virtual file文档中的 File1、File2,那么如果有后续的fsdb文件,应该不需要在通过verdi的 Edit Virtual File窗口重新生成的,直接在后面累加File2、File3。。。就可以,当然要注意格式(大小写、空格等)
  2. 既然virtual file的格式如此统一,是不是可以直接仿照这个内容自己写出virtual file呢?这个问题还没有试过,猜测是可行的
相关推荐
3有青年1 小时前
Altera FPGA操作系统支持的情况分析
fpga开发
国科安芯2 小时前
卫星通讯导航FPGA供电单元DCDC芯片ASP4644S2B可靠性分析
单片机·嵌入式硬件·fpga开发·架构·安全性测试
stars-he5 小时前
FPGA学习笔记-图书馆存包柜,乒乓球游戏电路设计
笔记·学习·fpga开发
从此不归路6 小时前
FPGA 结构与 CAD 设计(第3章)下
ide·fpga开发
YprgDay7 小时前
Vivado单独综合某一模块查看资源消耗
fpga开发·vivado
Joshua-a7 小时前
高云FPGA在线调试/逻辑分析仪简要使用流程
嵌入式硬件·fpga开发·高云
日晨难再8 小时前
Design Compiler:增强型引脚负载电容建模(LoadUR、LoadUF、LoadLR、LoadLF)
数字ic
博览鸿蒙1 天前
FPGA 工程中常见的基础硬件问题
fpga开发
GateWorld1 天前
FPGA 实现无毛刺时钟切换
fpga开发·实战·无毛刺时钟
Seraphina_Lily1 天前
从接口选型到体系结构认知——谈 CPU–FPGA–DSP 异构处理系统与同构冗余设计
fpga开发