verdi merge fsdb出现信号冲突的解决办法

前段时间介绍了verdi用 Edit Virtual File的方式把几个fsdb文件merge起来的方法

由于当时实验的时候只用了两个小的fsdb文件,每个fsdb文件中包含的信号量也比较少,所以并没有发现问题

我是用 Edit Virtual FIle把dump不同hier的fsdb文件merge到一起,当在实际项目中,每个fsdb文件中的信号都比较多,于是拉信号时就出现了下面这个问题

原因是在实际项目中,难以避免有些信号是同名的,而且在我的使用方式下,dump的时间范围又都是一致的,于是verdi就认为这是有问题的

PS:如果每个fsdb文件的时间范围不一样,不会出现这个问题

猜测verdi既然推出这个功能,便应该考虑到这个问题,于是去官网翻看user guide,发现了这句话

verdi给生成的virtual file提供了两种 FileType

  • stitch:相同的信号会merge起来
  • split :即便信号名一样也不会merge

打开生成的Virtual File,默认的FileType是stitch(第6行),而且文档有说明FileType是可以修改的

于是抱着试试的想法,把FileType改成split,其他暂时不动,修改成如下的样子(第6行的stitch改成split)

在verdi中重新load这份virtual file,可以成功拉出波形,效果如下

至此,merge相同时间段,但hier不同的fsdb问题算是解决了

插两段题外话

  1. 文档有说还可以修改filelist,也就是virtual file文档中的 File1、File2,那么如果有后续的fsdb文件,应该不需要在通过verdi的 Edit Virtual File窗口重新生成的,直接在后面累加File2、File3。。。就可以,当然要注意格式(大小写、空格等)
  2. 既然virtual file的格式如此统一,是不是可以直接仿照这个内容自己写出virtual file呢?这个问题还没有试过,猜测是可行的
相关推荐
乌恩大侠4 小时前
【OAI】 USRP 在conf文件中的配置,RU选项
fpga开发
qq_小单车1 天前
xilinx-DNA
fpga开发·xilinx
Flamingˢ1 天前
FPGA中的嵌入式块存储器RAM:从原理到实现的完整指南
fpga开发
Flamingˢ1 天前
FPGA中的存储器模型:从IP核到ROM的深度解析与应用实例
网络协议·tcp/ip·fpga开发
FPGA小c鸡2 天前
【FPGA深度学习加速】RNN与LSTM硬件加速完全指南:从算法原理到硬件实现
rnn·深度学习·fpga开发
Aaron15882 天前
通信灵敏度计算与雷达灵敏度计算对比分析
网络·人工智能·深度学习·算法·fpga开发·信息与通信·信号处理
博览鸿蒙2 天前
IC 和 FPGA,到底区别在哪?
fpga开发
思尔芯S2C2 天前
FPGA原型验证实战:如何应对外设连接问题
fpga开发·risc-v·soc设计·prototyping·原型验证
Flamingˢ2 天前
FPGA实战:VGA成像原理、时序详解与Verilog控制器设计与验证
fpga开发
FPGA_小田老师2 天前
xilinx原语:OSERDES2(并串转换器)原语详解
fpga开发·lvds·xilinx原语·oserdese·并串转换