verdi merge fsdb出现信号冲突的解决办法

前段时间介绍了verdi用 Edit Virtual File的方式把几个fsdb文件merge起来的方法

由于当时实验的时候只用了两个小的fsdb文件,每个fsdb文件中包含的信号量也比较少,所以并没有发现问题

我是用 Edit Virtual FIle把dump不同hier的fsdb文件merge到一起,当在实际项目中,每个fsdb文件中的信号都比较多,于是拉信号时就出现了下面这个问题

原因是在实际项目中,难以避免有些信号是同名的,而且在我的使用方式下,dump的时间范围又都是一致的,于是verdi就认为这是有问题的

PS:如果每个fsdb文件的时间范围不一样,不会出现这个问题

猜测verdi既然推出这个功能,便应该考虑到这个问题,于是去官网翻看user guide,发现了这句话

verdi给生成的virtual file提供了两种 FileType

  • stitch:相同的信号会merge起来
  • split :即便信号名一样也不会merge

打开生成的Virtual File,默认的FileType是stitch(第6行),而且文档有说明FileType是可以修改的

于是抱着试试的想法,把FileType改成split,其他暂时不动,修改成如下的样子(第6行的stitch改成split)

在verdi中重新load这份virtual file,可以成功拉出波形,效果如下

至此,merge相同时间段,但hier不同的fsdb问题算是解决了

插两段题外话

  1. 文档有说还可以修改filelist,也就是virtual file文档中的 File1、File2,那么如果有后续的fsdb文件,应该不需要在通过verdi的 Edit Virtual File窗口重新生成的,直接在后面累加File2、File3。。。就可以,当然要注意格式(大小写、空格等)
  2. 既然virtual file的格式如此统一,是不是可以直接仿照这个内容自己写出virtual file呢?这个问题还没有试过,猜测是可行的
相关推荐
码不停蹄Zzz1 小时前
xdma IP使用教程1-xdma ip核配置
网络协议·tcp/ip·fpga开发
易享电子9 小时前
基于单片机电器断路器保护器系统Proteus仿真(含全部资料)
单片机·嵌入式硬件·fpga开发·51单片机·proteus
璞致电子19 小时前
fpga开发板ZYNQ 璞致 PZ7010/7020 邮票孔核心板简介-ZYNQ7000系列小系统学习板
linux·嵌入式硬件·学习·fpga开发·fpga·fpga开发板·xilinx开发板
greatofdream21 小时前
HDLBit 个人记录
fpga开发
ARM+FPGA+AI工业主板定制专家1 天前
基于JETSON/RK3588机器人高动态双目视觉系统方案
人工智能·机器学习·fpga开发·机器人·自动驾驶
li星野1 天前
打工人日报#20251010
笔记·程序人生·fpga开发·学习方法
国科安芯1 天前
核辐射检测仪中的抗辐照MCU芯片应用探索与挑战应对
网络·人工智能·单片机·嵌入式硬件·安全·fpga开发
晓晓暮雨潇潇1 天前
Serdes专题(3)Lattice Serdes架构
fpga开发·serdes·pcs·latticeecp3
ooo-p1 天前
FPGA学习篇——Verilog学习之分频器的实现
学习·fpga开发
通信小呆呆1 天前
FPGA 中的 AXI 总线介绍
fpga开发