数字IC基础:有符号数和无符号数加、减法的Verilog设计

相关阅读

数字IC基础https://blog.csdn.net/weixin_45791458/category_12365795.html?spm=1001.2014.3001.5482


本文是对数字IC基础:有符号数和无符号数的加减运算一文中的谈到的有符号数加减法的算法进行Verilog实现,有关算法细节请阅读原文,本文不会过多谈到原理相关问题。

虽然有符号加减和无符号加减在底层都是使用同样的补码加法器结构,但我们首先分别设计有符号加减法器和无符号加减法器,然后再将其组成一个完整的加减计算单元。

一个有符号数加减法器的Verilog描述如下所示。

复制代码
//本加减法器不涉及-8作为减数的情况,-8作为减数需要单独讨论
module signed_adder(input signed [7:0]A, B, input mode, output reg signed [7:0]C, output reg OF);
    always@(*)begin
        if(mode == 0) begin //有符号加法
            C = A + B;
            OF = ((A[7] == B[7]) & (C[7] != A[7])); //溢出
        end
        else begin //有符号减法
            C = A + (~B) +1'b1;
            OF = ((A[7] != B[7]) & (C[7] != A[7])); //溢出
        end
    end
endmodule

图1和图2是分别对加法和减法功能进行测试的波形,可以看出在某些情况下结果出现了溢出。

图1 有符号加法测试的波形

图2 有符号减法测试的波形

一个无符号加减法器的Verilog描述如下所示。

复制代码
module unsigned_adder(input [7:0]A, B, input mode, output reg[7:0]C, output reg CF);
    reg cout;
    always@(*)begin
        if(mode == 0) begin //无符号加法
            {cout, C} = A + B;
            CF = cout;      //进位
        end
        else begin          //无符号减法
            {cout, C} = A + (~B) +1'b1;
            CF = cout;     //借位
        end
    end
endmodule

其中A和B会按照算法中谈到的一样,先补零拓展成9位数(这是自动进行的,进一步的位宽拓展问题可以阅读Verilog基础:表达式位宽的确定(位宽拓展)_verilog定义位宽-CSDN博客这篇文章),然后再按照有符号加减的运算。图3和图4是分别对加法和减法功能进行测试的波形,可以看出在某些情况下结果出现了进位和借位。

图3 无符号加法测试的波形

图4 无符号减法测试的波形

现在可以将两者结合,这样一个可以进行有符号数加减法和无符号数加减法的通用计算器就诞生了。

复制代码
module adder(input [7:0]A, B, input mode, output reg[7:0]C, output reg CF);
    reg cout;
    always@(*)begin
        if(mode == 00) begin //有符号加法
            C = A + B;
            OF = ((A[7] == B[7]) & (C[7] != A[7])); //溢出
        end
        else if(mode == 01) begin //有符号减法
            C = A + (~B) +1'b1;
            OF = ((A[7] != B[7]) & (C[7] != A[7])); //溢出
        end
        if(mode == 10) begin //无符号加法
            {cout, C} = A + B;
            CF = cout;      //进位
        end
        else if(mode == 11)begin          //无符号减法
            {cout, C} = A + {(~B)} +1'b1;
            CF = !cout;     //借位
        end
    end
endmodule

下面是介绍有符号数和无符号数的加减运算的文章。

数字IC基础:有符号数和无符号数的加减运算https://blog.csdn.net/weixin_45791458/article/details/134537623

相关推荐
ZPC82104 天前
docker 镜像备份
人工智能·算法·fpga开发·机器人
ZPC82104 天前
docker 使用GUI ROS2
人工智能·算法·fpga开发·机器人
日晨难再4 天前
Design Compiler&HDL Compiler:可综合操作符SELECT_OP和MUX_OP的推断和综合
数字ic
tiantianuser4 天前
RDMA设计53:构建RoCE v2 高速数据传输系统板级测试平台2
fpga开发·rdma·高速传输·cmac·roce v2
PM老周4 天前
2026年软硬件一体化项目管理软件怎么选?多款工具对比测评
java·安全·硬件工程·团队开发·个人开发
博览鸿蒙4 天前
FPGA 和 IC,哪个前景更好?怎么选?
fpga开发
FPGA_小田老师4 天前
xilinx原语:ISERDESE2原语详解(串并转换器)
fpga开发·iserdese2·原语·串并转换
潜创微科技--高清音视频芯片方案开发4 天前
联阳 ITE IT66122 HDMI 1.3 低功耗发射芯片(兼容 IT66121)
硬件工程
tiantianuser4 天前
RDMA设计50: 如何验证网络嗅探功能?
网络·fpga开发·rdma·高速传输·cmac·roce v2
Lzy金壳bing4 天前
基于Vivado平台对Xilinx-7K325t FPGA芯片进行程序在线更新升级
fpga开发·vivado·xilinx