数字IC基础:有符号数和无符号数加、减法的Verilog设计

相关阅读

数字IC基础https://blog.csdn.net/weixin_45791458/category_12365795.html?spm=1001.2014.3001.5482


本文是对数字IC基础:有符号数和无符号数的加减运算一文中的谈到的有符号数加减法的算法进行Verilog实现,有关算法细节请阅读原文,本文不会过多谈到原理相关问题。

虽然有符号加减和无符号加减在底层都是使用同样的补码加法器结构,但我们首先分别设计有符号加减法器和无符号加减法器,然后再将其组成一个完整的加减计算单元。

一个有符号数加减法器的Verilog描述如下所示。

复制代码
//本加减法器不涉及-8作为减数的情况,-8作为减数需要单独讨论
module signed_adder(input signed [7:0]A, B, input mode, output reg signed [7:0]C, output reg OF);
    always@(*)begin
        if(mode == 0) begin //有符号加法
            C = A + B;
            OF = ((A[7] == B[7]) & (C[7] != A[7])); //溢出
        end
        else begin //有符号减法
            C = A + (~B) +1'b1;
            OF = ((A[7] != B[7]) & (C[7] != A[7])); //溢出
        end
    end
endmodule

图1和图2是分别对加法和减法功能进行测试的波形,可以看出在某些情况下结果出现了溢出。

图1 有符号加法测试的波形

图2 有符号减法测试的波形

一个无符号加减法器的Verilog描述如下所示。

复制代码
module unsigned_adder(input [7:0]A, B, input mode, output reg[7:0]C, output reg CF);
    reg cout;
    always@(*)begin
        if(mode == 0) begin //无符号加法
            {cout, C} = A + B;
            CF = cout;      //进位
        end
        else begin          //无符号减法
            {cout, C} = A + (~B) +1'b1;
            CF = cout;     //借位
        end
    end
endmodule

其中A和B会按照算法中谈到的一样,先补零拓展成9位数(这是自动进行的,进一步的位宽拓展问题可以阅读Verilog基础:表达式位宽的确定(位宽拓展)_verilog定义位宽-CSDN博客这篇文章),然后再按照有符号加减的运算。图3和图4是分别对加法和减法功能进行测试的波形,可以看出在某些情况下结果出现了进位和借位。

图3 无符号加法测试的波形

图4 无符号减法测试的波形

现在可以将两者结合,这样一个可以进行有符号数加减法和无符号数加减法的通用计算器就诞生了。

复制代码
module adder(input [7:0]A, B, input mode, output reg[7:0]C, output reg CF);
    reg cout;
    always@(*)begin
        if(mode == 00) begin //有符号加法
            C = A + B;
            OF = ((A[7] == B[7]) & (C[7] != A[7])); //溢出
        end
        else if(mode == 01) begin //有符号减法
            C = A + (~B) +1'b1;
            OF = ((A[7] != B[7]) & (C[7] != A[7])); //溢出
        end
        if(mode == 10) begin //无符号加法
            {cout, C} = A + B;
            CF = cout;      //进位
        end
        else if(mode == 11)begin          //无符号减法
            {cout, C} = A + {(~B)} +1'b1;
            CF = !cout;     //借位
        end
    end
endmodule

下面是介绍有符号数和无符号数的加减运算的文章。

数字IC基础:有符号数和无符号数的加减运算https://blog.csdn.net/weixin_45791458/article/details/134537623

相关推荐
小眼睛FPGA3 小时前
【RK3568+PG2L50H开发板实验例程】Linux部分/FPGA dma_memcpy_demo 读写案例
linux·运维·科技·ai·fpga开发·gpu算力
幸运学者3 小时前
xilinx axi datamover IP使用demo
fpga开发
搬砖的小码农_Sky4 小时前
XILINX Zynq-7000系列FPGA的架构
fpga开发·架构
热爱学习地派大星12 小时前
FPGA矩阵算法实现
fpga开发
水龙吟啸14 小时前
计算机组成原理与体系结构-实验四 微程序控制器 (Proteus 8.15)
硬件架构·proteus·硬件工程
热爱学习地派大星16 小时前
Xilinx FPGA功耗评估
fpga开发·verilog·vivado·fpga功耗·xpe
S,D17 小时前
MCU引脚的漏电流、灌电流、拉电流区别是什么
驱动开发·stm32·单片机·嵌入式硬件·mcu·物联网·硬件工程
搬砖的小码农_Sky20 小时前
XILINX Ultrascale+ Kintex系列FPGA的架构
fpga开发·架构
XvnNing21 小时前
【Verilog硬件语言学习笔记4】FPGA串口通信
笔记·学习·fpga开发
进击的奶龙21 小时前
21verilog函数
verilog·基础语法