Vivado Tri-MAC IP的例化配置(三速以太网IP)

目录

  • [1 Tri-MAC IP使用RGMII接口的例化配置](#1 Tri-MAC IP使用RGMII接口的例化配置)
    • [1.1 Data Rate](#1.1 Data Rate)
    • [1.2 interface配置](#1.2 interface配置)
    • [1.3 Shared Logic配置](#1.3 Shared Logic配置)
    • [1.4 Features](#1.4 Features)
  • [2 配置完成IP例化视图](#2 配置完成IP例化视图)

1 Tri-MAC IP使用RGMII接口的例化配置

在网络设计中,使用的IP核一般为三速以太网IP核,使用时在大多数场景下为配置为三速自适应,其例化步骤配置如下:就4个配置界面,非常简单。

1.1 Data Rate

数据速率选择1Gbps(千兆网)

1.2 interface配置

1.3 Shared Logic配置

共享逻辑,选择包含共享逻辑在IP核的内部。

1.4 Features

什么都不勾选,全部空着,如果有调试需要,可以勾选Statistics Counters进行统计。

2 配置完成IP例化视图

IP核例化时的端口视图为:

以上为Vivado Tri-MAC IP使用RGMII接口,工作于1Gbps下三速自适应时的配置,可能初学者不明白share Logic的作用,他其实是提供了一些对外输出的时钟端口,便于其他逻辑使用时,位于同一个时钟域。在使用时建议将Share Logic包含在IP核内部。

希望对大家有所帮助,如果觉得可以,可以收藏关注,感谢大家。

相关推荐
白杨树田2 小时前
【EDA软件】【联合Modelsim仿真使用方法】
fpga开发
搬砖的小码农_Sky3 小时前
FPGA: XILINX Kintex 7系列器件的架构
fpga开发·架构·硬件架构
搬砖的小码农_Sky7 小时前
FPGA:如何提高RTL编码能力?
fpga开发·硬件架构
晶台光耦7 小时前
高速光耦在通信行业的应用(五) | 5Mbps通信光耦的特性
fpga开发
梓仁沐白14 小时前
Verilog HDL 语言整理
fpga开发
FPGA_ADDA16 小时前
基于PXIE 总线架构的Kintex UltraScale 系列FPGA 高性能数据预处理板卡
fpga开发·pxie总线·ku060·ku115
搬砖的小码农_Sky1 天前
FPGA:Lattice的FPGA产品线以及器件选型建议
嵌入式硬件·fpga开发·硬件架构·硬件工程
超能力MAX1 天前
ZYNQ-AXI4 DDR读写测试
fpga开发
fpga小白历险记1 天前
BUFDS_GTE2,IBUFDS,BUFG缓冲的区别
fpga开发
zly88653722 天前
MMIO机制详解
fpga开发