Vivado Tri-MAC IP的例化配置(三速以太网IP)

目录

  • [1 Tri-MAC IP使用RGMII接口的例化配置](#1 Tri-MAC IP使用RGMII接口的例化配置)
    • [1.1 Data Rate](#1.1 Data Rate)
    • [1.2 interface配置](#1.2 interface配置)
    • [1.3 Shared Logic配置](#1.3 Shared Logic配置)
    • [1.4 Features](#1.4 Features)
  • [2 配置完成IP例化视图](#2 配置完成IP例化视图)

1 Tri-MAC IP使用RGMII接口的例化配置

在网络设计中,使用的IP核一般为三速以太网IP核,使用时在大多数场景下为配置为三速自适应,其例化步骤配置如下:就4个配置界面,非常简单。

1.1 Data Rate

数据速率选择1Gbps(千兆网)

1.2 interface配置

1.3 Shared Logic配置

共享逻辑,选择包含共享逻辑在IP核的内部。

1.4 Features

什么都不勾选,全部空着,如果有调试需要,可以勾选Statistics Counters进行统计。

2 配置完成IP例化视图

IP核例化时的端口视图为:

以上为Vivado Tri-MAC IP使用RGMII接口,工作于1Gbps下三速自适应时的配置,可能初学者不明白share Logic的作用,他其实是提供了一些对外输出的时钟端口,便于其他逻辑使用时,位于同一个时钟域。在使用时建议将Share Logic包含在IP核内部。

希望对大家有所帮助,如果觉得可以,可以收藏关注,感谢大家。

相关推荐
Terasic友晶科技38 分钟前
【教程】Agilex 5 SOC FPGA的HPS端如何响应FPGA端中断(三)——设备树Overlay
fpga开发·设备树·agilex 5·设备树overlay
ARM|X86+FPGA工业主板厂家2 小时前
基于嵌入式 GPU 的智能服务机器人
linux·运维·arm开发·fpga开发·机器人
Freak嵌入式3 小时前
Pico PIO 汇编语法深度详解:标识符、指令、伪指令全解析
汇编·stm32·单片机·嵌入式硬件·fpga开发·硬件架构
Riwuarua5 小时前
从近似0基础开始FPGA开发 -- part.7 FPGA的网络通信设计
fpga开发
pingping_TEL8 小时前
JESD204B_IP核使用教程
fpga开发
cmc10281 天前
292.三段式状态机第三段时序逻辑用state_c与_n的差异分析
fpga开发
智塑未来3 天前
FPGA开发板怎么选?先看资质、案例与研发底盘
fpga开发
minglie13 天前
黑金AX301的SDRAM
fpga开发
hahaha60163 天前
HLS高层次综合设计技巧--高层次综合设计探讨
fpga开发
minglie13 天前
黑金AX301的EEPROM 24LC04
fpga开发