Vivado Tri-MAC IP的例化配置(三速以太网IP)

目录

  • [1 Tri-MAC IP使用RGMII接口的例化配置](#1 Tri-MAC IP使用RGMII接口的例化配置)
    • [1.1 Data Rate](#1.1 Data Rate)
    • [1.2 interface配置](#1.2 interface配置)
    • [1.3 Shared Logic配置](#1.3 Shared Logic配置)
    • [1.4 Features](#1.4 Features)
  • [2 配置完成IP例化视图](#2 配置完成IP例化视图)

1 Tri-MAC IP使用RGMII接口的例化配置

在网络设计中,使用的IP核一般为三速以太网IP核,使用时在大多数场景下为配置为三速自适应,其例化步骤配置如下:就4个配置界面,非常简单。

1.1 Data Rate

数据速率选择1Gbps(千兆网)

1.2 interface配置

1.3 Shared Logic配置

共享逻辑,选择包含共享逻辑在IP核的内部。

1.4 Features

什么都不勾选,全部空着,如果有调试需要,可以勾选Statistics Counters进行统计。

2 配置完成IP例化视图

IP核例化时的端口视图为:

以上为Vivado Tri-MAC IP使用RGMII接口,工作于1Gbps下三速自适应时的配置,可能初学者不明白share Logic的作用,他其实是提供了一些对外输出的时钟端口,便于其他逻辑使用时,位于同一个时钟域。在使用时建议将Share Logic包含在IP核内部。

希望对大家有所帮助,如果觉得可以,可以收藏关注,感谢大家。

相关推荐
hahaha60163 小时前
Xilinx 325T FPGA 中的 GT(GTP 或 GTX)收发器和普通 LVDS 接口的差模和共模电压
fpga开发
hahaha60169 小时前
FPGA没有使用的IO悬空对漏电流有没有影响
fpga开发
贝塔实验室20 小时前
FPGA 动态重构配置流程
驱动开发·fpga开发·硬件架构·硬件工程·射频工程·fpga·基带工程
GateWorld20 小时前
《从零掌握MIPI CSI-2: 协议精解与FPGA摄像头开发实战》-- CSI-2 协议详细解析 (一)
fpga开发·mipi csi2
思尔芯S2C1 天前
思尔芯携手Andes晶心科技,加速先进RISC-V 芯片开发
人工智能·科技·fpga开发·risc-v·debugging·prototyping·soc validation
tiantianuser1 天前
RDMA简介5之RoCE v2队列
fpga开发·verilog·fpga·rdma·高速传输·rocev2
碎碎思1 天前
打破延迟极限的 FPGA 机械键盘
fpga开发·计算机外设
hahaha60162 天前
Flash烧录速度和加载配置速度(纯FPGA & ZYNQ)
fpga开发
hahaha60162 天前
ARINC818编解码设计FPGA实现
fpga开发
XMAIPC_Robot2 天前
基于RK3568的多网多串电力能源1U机箱解决方案,支持B码,4G等
linux·fpga开发·能源·边缘计算