Vivado Tri-MAC IP的例化配置(三速以太网IP)

目录

  • [1 Tri-MAC IP使用RGMII接口的例化配置](#1 Tri-MAC IP使用RGMII接口的例化配置)
    • [1.1 Data Rate](#1.1 Data Rate)
    • [1.2 interface配置](#1.2 interface配置)
    • [1.3 Shared Logic配置](#1.3 Shared Logic配置)
    • [1.4 Features](#1.4 Features)
  • [2 配置完成IP例化视图](#2 配置完成IP例化视图)

1 Tri-MAC IP使用RGMII接口的例化配置

在网络设计中,使用的IP核一般为三速以太网IP核,使用时在大多数场景下为配置为三速自适应,其例化步骤配置如下:就4个配置界面,非常简单。

1.1 Data Rate

数据速率选择1Gbps(千兆网)

1.2 interface配置

1.3 Shared Logic配置

共享逻辑,选择包含共享逻辑在IP核的内部。

1.4 Features

什么都不勾选,全部空着,如果有调试需要,可以勾选Statistics Counters进行统计。

2 配置完成IP例化视图

IP核例化时的端口视图为:

以上为Vivado Tri-MAC IP使用RGMII接口,工作于1Gbps下三速自适应时的配置,可能初学者不明白share Logic的作用,他其实是提供了一些对外输出的时钟端口,便于其他逻辑使用时,位于同一个时钟域。在使用时建议将Share Logic包含在IP核内部。

希望对大家有所帮助,如果觉得可以,可以收藏关注,感谢大家。

相关推荐
ZPC82102 天前
docker 镜像备份
人工智能·算法·fpga开发·机器人
ZPC82102 天前
docker 使用GUI ROS2
人工智能·算法·fpga开发·机器人
tiantianuser3 天前
RDMA设计53:构建RoCE v2 高速数据传输系统板级测试平台2
fpga开发·rdma·高速传输·cmac·roce v2
博览鸿蒙3 天前
FPGA 和 IC,哪个前景更好?怎么选?
fpga开发
FPGA_小田老师3 天前
xilinx原语:ISERDESE2原语详解(串并转换器)
fpga开发·iserdese2·原语·串并转换
tiantianuser3 天前
RDMA设计50: 如何验证网络嗅探功能?
网络·fpga开发·rdma·高速传输·cmac·roce v2
Lzy金壳bing3 天前
基于Vivado平台对Xilinx-7K325t FPGA芯片进行程序在线更新升级
fpga开发·vivado·xilinx
unicrom_深圳市由你创科技3 天前
医疗设备专用图像处理板卡定制
图像处理·人工智能·fpga开发
tiantianuser3 天前
RDMA设计52:构建RoCE v2 高速数据传输系统板级测试平台
fpga开发·rdma·高速传输·cmac·roce v2
luoganttcc3 天前
Taalas 将人工智能模型蚀刻到晶体管上,以提升推理能力
人工智能·fpga开发