ZYNQ:PL-CAN总线功能应用

流程背景

前期基本实现PS端的CAN总线功能,现阶段的主要目的是实现PL端的CAN总线功能,需要采用CAN IP。

PL系统搭建

PL外设时钟源

搭建完vivado系统后,需要在sdk编程。但是在配置PL-CAN时,意识到CAN时钟值不清楚,于是检查zynq系统,发现PL-CAN外设的时间来自于FCLK-CLK0 。这个时钟值与CAN外设的关系是可以在block design 看到的。配置表显示FCLK-CLK050Mhz,编程可以按照这个值。


下载失效

再次出现下载程序,zynq开发板没有反应的情况。下载的程序是LED,以前应用时也没有特别的问题。考虑到explorer包含大多的应用工程,于是删除了无关的工程,重新实现特定的功能。

run as program FPGA配置

前期下载程序时,有时program FPGA无法点击。这可能也是下载程序不成功的原因,可以考虑从这个现象入手。


XCan_GetMode error

运行以下程序时,发现XCan_SelfTes无法获得配置模式。因此需要定位外设到底哪里出现问题。

c 复制代码
if (XCan_GetMode(InstancePtr) != XCAN_MODE_CONFIG) {
		print("test1\r\n");
		return XST_FAILURE;
	}
相关推荐
helesheng18 小时前
用低成本FPGA实现FSMC接口的多串口(UART)控制器
stm32·fsmc·fpga·uart控制器
欢鸽儿4 天前
理解Vivado的IP综合策略:“Out-of-Context Module Runs
linux·ubuntu·fpga
欢鸽儿4 天前
Vivado综合通关指南:从IP打包失败到工具崩溃的四重考验
linux·ubuntu·fpga
XINVRY-FPGA5 天前
XCVU9P-2FLGA2104E Xilinx AMD Virtex UltraScale+ FPGA
人工智能·嵌入式硬件·fpga开发·硬件工程·dsp开发·射频工程·fpga
XINVRY-FPGA9 天前
XCVU13P-2FLGA2577I Xilinx AMD VirtexUltraScale+ FPGA
嵌入式硬件·fpga开发·云计算·硬件工程·dsp开发·射频工程·fpga
XINVRY-FPGA10 天前
XA7A75T-1FGG484Q 赛灵思 Xilinx AMD Artix-7 XA 系列 FPGA
嵌入式硬件·fpga开发·车载系统·云计算·硬件架构·硬件工程·fpga
XINVRY-FPGA10 天前
XC7A100T-2CSG324I 赛灵思 Xilinx AMD Artix-7 FPGA
arm开发·嵌入式硬件·fpga开发·硬件工程·信号处理·dsp开发·fpga
璞致电子11 天前
【PZ-ZU49DR-KFB】FPGA开发板 璞致 Zynq UltraScale Plus RFSoC PZ-ZU49DR 核心板与开发板用户手册
fpga·射频·软件无线电·sdr·rfsoc·fpga开发板·xlinx开发板
风已经起了11 天前
FPGA学习笔记——图像锐化之Sobel算子
图像处理·笔记·学习·fpga开发·fpga
FPGA IP11 天前
高性能PCIe 3.0软核,x1~x16,支持EP/RC,AXI4接口,内置DMA控制器,适用ASIC和FPGA
fpga·pcie·asic·软核