【牛客】VL74 异步复位同步释放

描述

题目描述:

请使用异步复位同步释放来将输入数据a存储到寄存器中,并画图说明异步复位同步释放的机制原理

信号示意图:

clk为时钟

rst_n为低电平复位

d信号输入

dout信号输出

波形示意图:

输入描述:

clk为时钟

rst_n为低电平复位

d信号输入

输出描述:

dout信号输出

c 复制代码
`timescale 1ns/1ns

module ali16(
input clk,
input rst_n,
input d,
output reg dout
 );

//*************code***********//
initial dout = 1'b0;

reg rst_n_r = 1'b1,
    rst_n_d1_r = 1'b1;

always @(posedge clk, negedge rst_n) begin
    if (~rst_n) begin
        rst_n_r <= 1'b1;
        rst_n_d1_r <= 1'b1;
    end else begin
        rst_n_r <= 1'b0;
        rst_n_d1_r <= rst_n_r;
    end
end

always @(posedge clk, posedge rst_n_d1_r) begin
    if (rst_n_d1_r) begin
        dout <= 1'b0;
    end else begin
        dout <= d;
    end
end

//*************code***********//
endmodule
相关推荐
hahaha60162 小时前
Flash烧录速度和加载配置速度(纯FPGA & ZYNQ)
fpga开发
hahaha60162 小时前
ARINC818编解码设计FPGA实现
fpga开发
XMAIPC_Robot3 小时前
基于RK3568的多网多串电力能源1U机箱解决方案,支持B码,4G等
linux·fpga开发·能源·边缘计算
迎风打盹儿3 小时前
FPGA仿真中阻塞赋值(=)和非阻塞赋值(<=)区别
verilog·fpga·阻塞赋值·非阻塞赋值·testbench仿真
广药门徒6 小时前
在使用一些不用驱动大电流的设备就可以用stm32的自己的上下拉但是本身上下拉不就是给iicspi这些他通信给信号的吗中怎么还跟驱动能力扯上了有什么场景嘛
stm32·单片机·fpga开发
hahaha60168 小时前
XDMA pcie环路测试
fpga开发
tiantianuser1 天前
RDMA简介3之四种子协议对比
verilog·fpga·vivado·rdma·高速传输
XMAIPC_Robot1 天前
基于FPGA + JESD204B协议+高速ADC数据采集系统设计
fpga开发
XMAIPC_Robot1 天前
基于RK3576+FPGA+AI工业控制器的工地防护检测装备解决方案
人工智能·fpga开发
XMAIPC_Robot2 天前
基于 ZYNQ UltraScale+ OV5640的高速图像传输系统设计,支持国产替代
linux·数码相机·fpga开发·架构·边缘计算