【INTEL(ALTERA)】采用 JTAG 频率为 24MHz 或 16Mhz 的非流水线Nios® V/m 处理器,niosv-download 失败

说明

在英特尔® Quartus® Prime Pro Edition 软件 23.3 版及更高版本中将 Nios® V 处理器软件下载到非流水线Nios® V/m 处理器时,可能会出现此问题。

这是由于处理器限制,仅影响非流水线Nios® V/m 处理器。

以下其他处理器不受此限制的影响:

  • 管道式 Nios® V/m 处理器
  • Nios® V/g 处理器

解决方法

要变通解决此问题,请执行以下步骤:

  1. 使用 命令将 JTAG 时钟频率设置为 6Mhz:

jtagconfig --setparam 1 jtagClock 6M

  1. 重新下载 Nios® V 处理器 .elf 文件。
相关推荐
cici158747 小时前
基于FPGA的任意四位除法器设计与实现
fpga开发
guygg8812 小时前
基于STM8S的FreeModbus协议移植指南
fpga开发
kanhao10012 小时前
从 Vectorless 到 SAIF 再到板级实测:HLS Kernel 功耗估计全流程实战
嵌入式硬件·fpga开发
yongui4783414 小时前
基于FPGA的频率计与串口通信系统设计与实现
fpga开发
FPGA_ADDA14 小时前
国产复旦微FPGA+DSP 6U VPX处理板
fpga开发·全国产·复旦微690t·ft6678dsp·6u vpx板卡·jfm7vx690t36
fengfuyao98516 小时前
基于FPGA的简易电子密码锁设计(Verilog实现)
fpga开发
hoiii18718 小时前
104键PS2接口标准键盘C语言驱动程序
c语言·fpga开发·计算机外设
jllllyuz1 天前
基于FPGA的通信信号源设计
fpga开发
Saniffer_SH1 天前
【每日一题】一台可编程的PCIe 6.0主机 + 一套自动化CTS验证平台 + 一个轻量级链路分析系统
运维·服务器·测试工具·fpga开发·自动化·计算机外设·硬件架构
952361 天前
计算机组成原理 - 主存储器
单片机·嵌入式硬件·学习·fpga开发