【INTEL(ALTERA)】采用 JTAG 频率为 24MHz 或 16Mhz 的非流水线Nios® V/m 处理器,niosv-download 失败

说明

在英特尔® Quartus® Prime Pro Edition 软件 23.3 版及更高版本中将 Nios® V 处理器软件下载到非流水线Nios® V/m 处理器时,可能会出现此问题。

这是由于处理器限制,仅影响非流水线Nios® V/m 处理器。

以下其他处理器不受此限制的影响:

  • 管道式 Nios® V/m 处理器
  • Nios® V/g 处理器

解决方法

要变通解决此问题,请执行以下步骤:

  1. 使用 命令将 JTAG 时钟频率设置为 6Mhz:

jtagconfig --setparam 1 jtagClock 6M

  1. 重新下载 Nios® V 处理器 .elf 文件。
相关推荐
ThreeYear_s8 小时前
电力电子技术学习路径与FPGA/DSP技术结合方向(gemini生成)
学习·fpga开发
奋斗的牛马13 小时前
FPGA—ZYNQ学习spi(六)
单片机·嵌入式硬件·学习·fpga开发·信息与通信
GateWorld15 小时前
FPGA核心约束类型与语法
fpga开发
SKYDROID云卓小助手16 小时前
无人设备遥控器之数字图传技术
运维·服务器·单片机·嵌入式硬件·fpga开发
Topplyz17 小时前
在FPGA中实现频率计方案详解(等精度测量)
fpga开发·fpga·频率计
whik119419 小时前
如何测量FPGA管脚的好坏
fpga开发
XINVRY-FPGA19 小时前
XC7Z020-1CLG484I Xilinx AMD FPGA Zynq-7000 SoC
arm开发·嵌入式硬件·网络协议·fpga开发·硬件工程·信号处理·fpga
Js_cold1 天前
Verilog宏define
fpga开发·verilog
Shang180989357261 天前
T41LQ 一款高性能、低功耗的系统级芯片(SoC) 适用于各种AIoT应用智能安防、智能家居方案优选T41L
人工智能·驱动开发·嵌入式硬件·fpga开发·信息与通信·信号处理·t41lq
范纹杉想快点毕业2 天前
12个月嵌入式进阶计划ZYNQ 系列芯片嵌入式与硬件系统知识学习全计划(基于国内视频资源)
c语言·arm开发·单片机·嵌入式硬件·学习·fpga开发·音视频