【INTEL(ALTERA)】采用 JTAG 频率为 24MHz 或 16Mhz 的非流水线Nios® V/m 处理器,niosv-download 失败

说明

在英特尔® Quartus® Prime Pro Edition 软件 23.3 版及更高版本中将 Nios® V 处理器软件下载到非流水线Nios® V/m 处理器时,可能会出现此问题。

这是由于处理器限制,仅影响非流水线Nios® V/m 处理器。

以下其他处理器不受此限制的影响:

  • 管道式 Nios® V/m 处理器
  • Nios® V/g 处理器

解决方法

要变通解决此问题,请执行以下步骤:

  1. 使用 命令将 JTAG 时钟频率设置为 6Mhz:

jtagconfig --setparam 1 jtagClock 6M

  1. 重新下载 Nios® V 处理器 .elf 文件。
相关推荐
霖0016 分钟前
PCIe数据采集系统
数据结构·经验分享·单片机·嵌入式硬件·fpga开发·信号处理
FakeOccupational2 小时前
fpga系列 HDL : Microchip FPGA开发软件 Libero Soc 安装 & license申请
fpga开发
千歌叹尽执夏4 小时前
FPGA: UltraScale+ bitslip实现(ISERDESE3)
fpga开发·training·ultrascale+·bitslip
zly88653726 小时前
MLX5 Linux 驱动代码分析
linux·运维·fpga开发
ALINX技术博客8 小时前
【ALINX 实战笔记】FPGA 大神 Adam Taylor 使用 ChipScope 调试 AMD Versal 设计
笔记·fpga开发
Yesheldon16 小时前
Cadence 高速系统设计流程及工具使用三
嵌入式硬件·fpga开发·硬件架构·硬件工程·智能硬件
搬砖的小码农_Sky20 小时前
FPGA:Xilinx Kintex 7实现DDR3 SDRAM读写
fpga开发·硬件架构·硬件工程
小眼睛FPGA1 天前
why FPGA喜欢FMC子卡?
fpga开发
tiantianuser1 天前
NVMe简介1
fpga开发·nvme·可编程逻辑·verilogy
FPGA_ADDA1 天前
基于RFSOC ZU28DR+DSP 6U VPX处理板
fpga开发·dsp·rfsoc28dr·zu28dr·射频采集