迁移ISE ChipScope逻辑分析器到Vivado硬件管理器

迁移ISE ChipScope逻辑分析器到Vivado硬件管理器

介绍

本章介绍AMD Vivado™Design Suite硬件管理器,以及这些工具之间的关系

到ISE™设计套件ChipScope™逻辑分析器工具,以及如何迁移IP核

从ISE ChipScope环境到Vivado Design Suite。

Vivado硬件管理器是表示所有编程和调试工具的术语

Vivado Design Suite中提供的。Vivado中包含的功能

硬件管理器包括:

•Vivado设备编程器

•Vivado逻辑分析仪

•Vivado串行I/O分析仪

以下提供了Vivado集成设计环境(IDE)命名法,并列出

Vivado硬件管理器所取代的ISE工具。

传统IP核心支持

AMD建议您转移到新的Vivado调试IP核心。

重要!ChipScope Pro调试IP核心XCO文件与Vivado工具不兼容。做

不将XCO文件添加到Vivado项目中。

•在Vivado项目中,将以下内容添加到项目中:

○ 核心生成的NGC文件

○ XDC文件

○ 合成模板文件(.V或VHD,取决于HDL语言)

•将ChipScope调试核心XDC文件的USED_IN_SYNTHESIS属性设置为false。

•将SCOPED_TO_REF属性设置为适当的单元名称。

以下是包含icon_v1_06a、ila_v1_05a和icon_v1_05b的设计的示例,

以及vio_v1_05a ChipScope Pro调试IP核:

set_property USED_IN_SYNTHESIS false[get_files icon_v1_06a.xdc

ila_v1_05a.xdc vio_v1_05a.xdc]

set_property SCOPED_TO_REF{ila_v1_05a}[get_files ila_v1_05.xdc]

•下表中列出的传统ChipScope Pro调试IP核需要ChipScope-Pro

用于运行时调试期间交互的分析器工具,与不兼容

Vivado硬件经理。

ChipScope Pro Analyzer核心兼容性

以下小节介绍了ChipScope Pro分析仪与

Vivado调试IP核心。

ILA和VIO调试IP核

使用Vivado逻辑分析器与ILA v2.0(或更高版本)和/或VIO v2.0

调试IP核心。

下表显示了逻辑调试IP核心与运行时工具的兼容性。

IBERT 7系列GTH/GTP/GTX/GTZ v3.0(或更高版本)

调试IP核心

使用Vivado串行I/O分析仪与IBERT 7系列GTH/GTP/GTX/GTZ v3.0交互

(或更高版本)调试IP核心。

下表显示了串行I/O调试IP核心与运行时工具的兼容性。

结合传统的ChipScope Pro和Vivado Debug

设计中的IP核心

您可以使用以下规则将传统的ChipScope™核心与Vivado核心相结合:

•您可以在HDL代码中实例化Vivado调试IP核心,也可以插入ILA

v2.0核心进入Vivado设计的网表。

注意:将Vivado调试IP核心连接到JTAG基础设施的dbg_hub核心是

自动插入到您的设计中。

•您必须将传统的ChipScope Pro调试IP核心实例化到您的HDL代码中。

注意:传统ChipScope Pro不支持将调试核心插入Vivado设计网表

调试IP核心。

•在您的设计中实例化用于连接其他传统ChipScope的ICON核心

对JTAG链基础设施的IP核心进行专业调试。

重要!确保ICON和dbg_hub核心不使用相同的JTAG用户扫描链;

这样做会在write_bitstream DRC检查期间产生错误。

要更改dbg_hub核心的JTAG用户扫描链:

1.打开合成设计。

2.在"网表"窗口中,选择dbg_hub核心。

3.在"单元属性"窗口中,选择"调试核心选项"。

4.将C_USER_SCAN_CHAIN属性值修改为与

ICON核心融入你的设计。

相关推荐
Cynthia的梦3 分钟前
FPGA——FPGA状态机实现流水灯
fpga开发
cjie2211 小时前
linux系统调试PCIe板卡常用指令
linux·fpga开发
XINVRY-FPGA3 小时前
Xilinx FPGA XCVC1902-2MSEVSVA2197 Versal AI Core系列芯片的详细介绍
人工智能·嵌入式硬件·5g·ai·fpga开发·云计算·fpga
9527华安3 小时前
FPGA实现4K MIPI视频解码H265压缩网络推流输出,基于IMX317+VCU架构,支持4K60帧,提供工程源码和技术支持
fpga开发·h265·mipi·vcu·imx317
一大Cpp4 小时前
FPGA状态机思想实现流水灯及HDLBits学习
fpga开发
北京太速科技股份有限公司1 天前
太速科技-FMC144 -八路 250MSPS 14bit AD FMC子卡
fpga开发
不可思议迷宫2 天前
Verilog编程实现一个分秒计数器
单片机·嵌入式硬件·fpga开发
Terasic友晶科技2 天前
第3篇:Linux程序访问控制FPGA端LEDR<一>
fpga开发·嵌入式系统·de1-soc开发板
双料毒狼_s2 天前
【FPGA】状态机思想回顾流水灯
fpga开发
双料毒狼_s2 天前
【FPGA实战】基于DE2-115实现数字秒表
fpga开发