always@(posedge clk)
begin
z <= 0;
if(sel0)
z <= a;
if(sel1)
z <= b;
if(sel2)
z <= c;
if(sel3)
z <= d;
end 比如上述代码，最后一级的优先级最高。
verilog中非阻塞多个if 优先级判断。
二哈哈黄2024-09-24 8:40
相关推荐
国科安芯1 天前
航天医疗领域AS32S601芯片的性能分析与适配性探讨贝塔实验室1 天前
新手如何使用Altium Designer创建第一张原理图（三）FPGA_无线通信1 天前
OFDM 同步设计（3）贝塔实验室1 天前
Altium Designer全局编辑北京青翼科技1 天前
【TES818 】基于 VU13P FPGA+ZYNQ SOC 的 8 路 100G 光纤通道处理平台m0_564914921 天前
视频字幕AI总结丨FPGA入门教学视频9527华安1 天前
FPGA纯verilog实现JESD204B协议，基于ADRV9009数据环回收发，提供2套工程源码和技术支持集芯微电科技有限公司1 天前
40V/3A高性能高集成三相BLDC驱动器具有电流及故障诊断功能（FLT）传感器与混合集成电路1 天前
提升多轴同步精度：DSP+FPGA架构在高端特种装备伺服控制中的应用贝塔实验室2 天前
新手如何使用Altium Designer创建第一张原理图（二）