always@(posedge clk)
begin
z <= 0;
if(sel0)
z <= a;
if(sel1)
z <= b;
if(sel2)
z <= c;
if(sel3)
z <= d;
end 比如上述代码，最后一级的优先级最高。
verilog中非阻塞多个if 优先级判断。
二哈哈黄2024-09-24 8:40
相关推荐
Terasic友晶科技4 小时前
【教程】Agilex 5 SOC FPGA的HPS端如何响应FPGA端中断（二）——修改Quartus工程（GHRD工程）sramdram4 小时前
FPGA系统SRAM外扩芯片选型与工程应用要点明德扬7 小时前
FPGA下载成功但上电不运行怎么查？配置Flash、启动模式与电源时序努力搬砖的小H7 小时前
FPGA应用技巧之DDR3读写自检方案设计与IP仿真总结bingcheby8 小时前
PS通过AXI总线控制PL的LED灯实验之四---编程下载调试国科安芯9 小时前
小卫星综合电子系统中RISC-V抗辐射MCU的功能安全与多接口集成架构分析HUSTCH20211 天前
FPGA中的LUT和DSPRiwuarua1 天前
从近似0基础开始FPGA开发 -- part.4 FPGA-PS（MicroBlaze）zlinear数据采集卡1 天前
FRAM铁电存储器原理深度解析：D223校准参数的“永久保险箱“明德扬2 天前
Quartus Prime Pro 26.1 更新了什么？Arria 10 FPGA 工程升级与迁移注意事项