always@(posedge clk)
begin
z <= 0;
if(sel0)
z <= a;
if(sel1)
z <= b;
if(sel2)
z <= c;
if(sel3)
z <= d;
end 比如上述代码，最后一级的优先级最高。
verilog中非阻塞多个if 优先级判断。
二哈哈黄2024-09-24 8:40
相关推荐
XMAIPC_Robot2 小时前
基于 i.MX95 平台在新一代工业控制器中的应用 — 工业车载平板、半导体设备主控方案解析szxinmai主板定制专家2 小时前
基于 AM62x + Artix-7 的低功耗 ARM+FPGA 平台在轨道交通车门控制中的应用幻智星科技2 小时前
我砍掉了FPGA里的ARM核项目反而提前交付了逐光者9332 小时前
Verilog 三段式状态机：原理、模板与实战XMAIPC_Robot3 小时前
NXP i.MX95 + FPGA 异构计算平台 — 工业多域融合 AI 加速嵌入式控制解决方案FPGA小迷弟15 小时前
用 Claude Code 重构遗留系统：从评估到落地的完整指南专注仿真21 小时前
Vivado FPGA 开发实战项目：从入门到上板NamoAmitabha1281 天前
BSP，板级支持包--deepseekszxinmai主板定制专家1 天前
ARM 还是 x86？CODESYS 数控机床控制器选型、FPGA 取舍与实时性真相星夜离尘562 天前
FPGA 小数据字如何纠错：完整实现并验证扩展 Hamming (13,8) SECDED