always@(posedge clk)
begin
z <= 0;
if(sel0)
z <= a;
if(sel1)
z <= b;
if(sel2)
z <= c;
if(sel3)
z <= d;
end 比如上述代码，最后一级的优先级最高。
verilog中非阻塞多个if 优先级判断。
二哈哈黄2024-09-24 8:40
相关推荐
FPGA_Linuxer5 分钟前
FPGA开发板 KU5P开发板 图像处理，硬件加速 PCIE3.0 100G光口szxinmai主板定制专家18 分钟前
基于ZYNQ MPSOC多通道声音振动采集方案，替代NI9234和B&KZYNQRFSOC1 天前
基于安路PH2A系列FPGA的JESD204B接口测试szxinmai主板定制专家1 天前
基于RK3588超小体积，轻巧，长续航的无人机AI模块，支持视频跟踪unicrom_深圳市由你创科技2 天前
多 FPGA 之间如何同步与通信？LCMICRO-133108477462 天前
长芯微LCMDC7616完全P2P替代AD7616，16通道16位模数转换器(ADC)又菜又爱玩的东哥2 天前
【Verilog 3-8译码器设计与仿真：深入理解case语句与组合逻辑】Risehuxyc2 天前
＜= 是Verilog中的非阻塞赋值操作符扣脑壳的FPGAer2 天前
傅里叶级数、傅里叶变换、Z变换、数字滤波器Risehuxyc2 天前
HDL中assigned 与 always 有什么区别？