always@(posedge clk)
begin
z <= 0;
if(sel0)
z <= a;
if(sel1)
z <= b;
if(sel2)
z <= c;
if(sel3)
z <= d;
end 比如上述代码，最后一级的优先级最高。
verilog中非阻塞多个if 优先级判断。
二哈哈黄2024-09-24 8:40
相关推荐
Riwuarua18 小时前
从近似0基础开始FPGA开发 -- part.2 仿真unicrom_深圳市由你创科技1 天前
国产FPGA的芯片选型应该考虑哪些因素？明德扬1 天前
高速采集选 Direct RF 还是外置 ADC/FMC？从采样率、JESD204B 和开发周期对比明德扬1 天前
机器人为什么需要“感知—控制—计算”一体化？FPGA 多传感器底板设计要点zlinear数据采集卡1 天前
数据采集卡从入门到精通（46）：趋势展望——软件定义硬件、AI分析与开源生态落chen2 天前
基于FPGA的SDRAM开发-进阶篇飞猫的边缘AI2 天前
边缘AI-5: 了解最灵活的计算芯片FPGAbadboy1212 天前
Xilinx Vitis Core Development Kit 2025.2.1_Win+Linux海盐nnn3 天前
面向 AI 的 FPGA 开发流程：别急着让它写代码，先把方向定好zlinear数据采集卡3 天前
数据采集卡从入门到精通（38）：上位机开发实战——Python/QT/LabVIEW的技术选型与分层架构