always@(posedge clk)
begin
z <= 0;
if(sel0)
z <= a;
if(sel1)
z <= b;
if(sel2)
z <= c;
if(sel3)
z <= d;
end 比如上述代码，最后一级的优先级最高。
verilog中非阻塞多个if 优先级判断。
二哈哈黄2024-09-24 8:40
相关推荐
FPGA小迷弟19 小时前
FPGA 应用技术能力的完整闭环（1-4）Eloudy21 小时前
FPGA 开发与 IC 数字前端设计tju新生代魔迷1 天前
Verilog HDL 学习笔记（十八）| 附录C：关键字、系统任务和编译指令free-elcmacom1 天前
FPGA学习笔记＜1＞FPGA的开发流程明德扬1 天前
AD9653单通道波形怎么看？幅度、频率与基础测量入门ERROR:991 天前
GPT Images 2.5将手稿转时序图效果不佳尤老师FPGA1 天前
声学相机介绍科恒盛远1 天前
ZU902 FMC194 可编程宽带信号源实测大盛供应链·卢生2 天前
哪些国产芯片可以替代进口芯片，哪些替代不了ALINX技术博客2 天前
跨越 1819 公里，ALINX 携 AI 异构平台、电子后视镜及 HIL 仿真方案亮相深圳国际电子展