always@(posedge clk)
begin
z <= 0;
if(sel0)
z <= a;
if(sel1)
z <= b;
if(sel2)
z <= c;
if(sel3)
z <= d;
end 比如上述代码，最后一级的优先级最高。
verilog中非阻塞多个if 优先级判断。
二哈哈黄2024-09-24 8:40
相关推荐
kanhao10021 小时前
电平交叉采样 (Level-Crossing Sampling)忙什么果1 天前
上位机、下位机、FPGA、算法放在哪层合适？博览鸿蒙2 天前
从迷茫自学到稳定入行：我的 FPGA 上岸全过程芯门2 天前
FPGA商用级ISP（二）：镜头阴影校正（LSC）的网格增益插值与并行硬件架构实现Felven2 天前
corundum 40G开源网卡测试结果顾知行2 天前
ABB PC D230 3BHE022291R0101 励磁CCM测量板芯门2 天前
FPGA商用级ISP：动态坏点校正（DPCC）的滑窗架构与并行判决实现碎碎思3 天前
双管齐下筑优势 AMD 扩容中端 FPGA 阵营并延至 2045 + 长期供货绿算技术3 天前
【无标题】FPGA技术联盟3 天前
DO‑254 物理测试到底在“测什么”？