always@(posedge clk)
begin
z <= 0;
if(sel0)
z <= a;
if(sel1)
z <= b;
if(sel2)
z <= c;
if(sel3)
z <= d;
end 比如上述代码，最后一级的优先级最高。
verilog中非阻塞多个if 优先级判断。
二哈哈黄2024-09-24 8:40
相关推荐
FPGA小c鸡1 天前
异步FIFO设计与验证完全指南：从格雷码到CDC同步的深度解析(附SystemVerilog实战代码)春风细雨无声1 天前
基于FPGA实现PAL视频接口(附代码)国科安芯1 天前
多相交错并联系统的时钟同步精度与输入纹波抵消效应研究科恒盛远2 天前
KH919-基于FPGA实现的线性调频卡FPGA小c鸡3 天前
PCIe接口详解：从协议原理到FPGA实现的完整指南良许Linux3 天前
FPGA原理和应用Hello.Reader3 天前
Flink External Resource Framework让作业“原生”申请 GPU/FPGA 等外部资源嵌入式-老费3 天前
Linux Camera驱动开发（fpga vs soc）太空1号4 天前
SystemVerilog小白入门3，UVM的uvm_object初体验FakeOccupational4 天前
【电路笔记 元器件】存储设备：RAM 静态随机存取存储器（SRAM）芯片+异步 SRAM 的特性+异步 SRAM读写测试（HDL）