always@(posedge clk)
begin
z <= 0;
if(sel0)
z <= a;
if(sel1)
z <= b;
if(sel2)
z <= c;
if(sel3)
z <= d;
end 比如上述代码，最后一级的优先级最高。
verilog中非阻塞多个if 优先级判断。
二哈哈黄2024-09-24 8:40
相关推荐
科恒盛远17 小时前
KH919-基于FPGA实现的线性调频卡FPGA小c鸡2 天前
PCIe接口详解：从协议原理到FPGA实现的完整指南良许Linux2 天前
FPGA原理和应用Hello.Reader2 天前
Flink External Resource Framework让作业“原生”申请 GPU/FPGA 等外部资源嵌入式-老费2 天前
Linux Camera驱动开发（fpga vs soc）太空1号3 天前
SystemVerilog小白入门3，UVM的uvm_object初体验FakeOccupational3 天前
【电路笔记 元器件】存储设备：RAM 静态随机存取存储器（SRAM）芯片+异步 SRAM 的特性+异步 SRAM读写测试（HDL）嵌入式×边缘AI：打怪升级日志3 天前
环境监测传感器从设备程序设计（ADC采集与输出控制）dadaobusi3 天前
verilog,generate语句码不停蹄Zzz4 天前
GTX DRP动态重配置技术