always@(posedge clk)
begin
z <= 0;
if(sel0)
z <= a;
if(sel1)
z <= b;
if(sel2)
z <= c;
if(sel3)
z <= d;
end 比如上述代码，最后一级的优先级最高。
verilog中非阻塞多个if 优先级判断。
二哈哈黄2024-09-24 8:40
相关推荐
小麦嵌入式16 分钟前
FPGA入门（一）：手把手教你用 Vivado 创建工程并仿真m0_46644103詹湛10 小时前
（一）FPGA ：基础概念详解（Xilinx平台）xyx-3v1 天前
ZYNQ 简介xyx-3v1 天前
Zynq-7000xyx-3v1 天前
zynq7010和zynq7020的区别xyx-3v1 天前
LUT（Look-Up Table，查找表）的定义与核心概念明德扬2 天前
K7+AD9144 多模式实测｜8 种 JESD204B 配置全覆盖验证xyx-3v2 天前
SOC相对于版上系统的优势是什么？Aaron15883 天前
RFSOC+VU13P+GPU 在6G互联网中的技术应用stars-he3 天前
基于 Design Compiler 的 UDP Payload 追加控制模块综合与门级后仿真