always@(posedge clk)
begin
z <= 0;
if(sel0)
z <= a;
if(sel1)
z <= b;
if(sel2)
z <= c;
if(sel3)
z <= d;
end 比如上述代码，最后一级的优先级最高。
verilog中非阻塞多个if 优先级判断。
二哈哈黄2024-09-24 8:40
相关推荐
寒秋花开曾相惜4 小时前
（学习笔记）4.2 逻辑设计和硬件控制语言HCL（4.2.1 逻辑门&4.2.2 组合电路和HCL布尔表达式）何如呢8 小时前
tx_addheader(加前导)北京青翼科技12 小时前
青翼科技基于XCVU13P FPGA的4路FMC接口高性能信号处理平台丨嵌入式智能平台 · 通用嵌入式平台丨FPGA信号处理板HIZYUAN1 天前
FPGA/CPLD漫谈：2K LUT的功能定位与典型方案(一)FPGA_Linuxer2 天前
FPGA开发板 KU5P开发板 图像处理，硬件加速 PCIE3.0 100G光口szxinmai主板定制专家2 天前
基于ZYNQ MPSOC多通道声音振动采集方案，替代NI9234和B&KZYNQRFSOC2 天前
基于安路PH2A系列FPGA的JESD204B接口测试szxinmai主板定制专家3 天前
基于RK3588超小体积，轻巧，长续航的无人机AI模块，支持视频跟踪unicrom_深圳市由你创科技3 天前
多 FPGA 之间如何同步与通信？LCMICRO-133108477463 天前
长芯微LCMDC7616完全P2P替代AD7616，16通道16位模数转换器(ADC)