always@(posedge clk)
begin
z <= 0;
if(sel0)
z <= a;
if(sel1)
z <= b;
if(sel2)
z <= c;
if(sel3)
z <= d;
end 比如上述代码，最后一级的优先级最高。
verilog中非阻塞多个if 优先级判断。
二哈哈黄2024-09-24 8:40
相关推荐
FPGA_小田老师17 小时前
FPGA语法基础（二）：SystemVerilog 数组清零方法详解jiushun_suanli18 小时前
FPGA（现场可编程门阵列）详解Terasic友晶科技1 天前
1-串行通信基础知识FPGA_小田老师1 天前
Xilinx Aurora 8B/10B IP核(2)：Shared Logic的选择嵌入式软硬件攻城狮1 天前
4.FPGA字符格式Terasic友晶科技1 天前
2-基于FPGA开发板DE23-Lite的串口通信设计 （FT2232H）第二层皮-合肥1 天前
FPGA工程师12实战项目-基于PCIe的高速ADC采集项目第二层皮-合肥1 天前
USB3.0PHY介绍czhaii2 天前
51的DSP来了, 100MHz, STC32G144K246FPGA_ADDA3 天前
全国产复旦微FMQL100TAI 核心板