always@(posedge clk)
begin
z <= 0;
if(sel0)
z <= a;
if(sel1)
z <= b;
if(sel2)
z <= c;
if(sel3)
z <= d;
end 比如上述代码，最后一级的优先级最高。
verilog中非阻塞多个if 优先级判断。
二哈哈黄2024-09-24 8:40
相关推荐
1560820721913 小时前
关于AGC性能测试威嵌神州17 小时前
国产化加固计算机项目选型笔记｜板卡、整机、平板与定制模块评估要点泡泡糖的中文规格书19 小时前
HDLbits 1.2 学习笔记樱木花道長19 小时前
AMD Ross 深度系列 5：实战演示 —— MATLAB 到 FPGA，edge-detection 边缘检测全流程吉他英雄一里2 天前
FPGA--RAMszxinmai主板定制专家2 天前
储能 EMS、微网控制器选型：RK3588、RK3576、RK3568+FPGA 怎么选？多网、多 CAN、EMC 设计权衡XMAIPC_Robot2 天前
ARM+FPGA+AI船舶/工业自动化控制器EMC测试等级解析（IEC60533/IEC60945）ALINX技术博客2 天前
ALINX 亮相 2026 工博会，聚焦 FPGA 行业应用场景星夜离尘562 天前
FPGA 复位回归实验：双时钟停钟、释放中重入与消费端首拍自检szxinmai主板定制专家2 天前
ZYNQ 数据采集方案踩坑总结：电力强电磁干扰、工业现场多协议适配优化