always@(posedge clk)
begin
z <= 0;
if(sel0)
z <= a;
if(sel1)
z <= b;
if(sel2)
z <= c;
if(sel3)
z <= d;
end 比如上述代码，最后一级的优先级最高。
verilog中非阻塞多个if 优先级判断。
二哈哈黄2024-09-24 8:40
相关推荐
碎碎思19 小时前
不用 JTAG 也能刷 FPGA：TinyFPGA-Bootloader 让比特流加载更简单贝塔实验室1 天前
Altium Designer 6.0 初学教程-在Altium Designer 中对PCB 进行板层设置及内电层进行分割ThreeYear_s1 天前
【FPGA+DSP系列】——MATLAB simulink单相PWM全控整流电路基础版forgeda1 天前
赛灵思FPGA的市场份额，要从2025年的55%，进一步提升到2030年的70%，凭什么？怀民民民1 天前
关于ADC太爱学习了1 天前
步进电机sin曲线加速及FPGA实现尤老师FPGA1 天前
LVDS系列33：Xilinx 7系 ADC LVDS接口参考设计(四)FPGA_无线通信1 天前
FPGA PCIE 包解析Aaron15881 天前
通用的通感控算存一体化平台设计方案知南x1 天前
【Socket消息传递】(1) 嵌入式设备间Socket通信传输图片