always@(posedge clk)
begin
z <= 0;
if(sel0)
z <= a;
if(sel1)
z <= b;
if(sel2)
z <= c;
if(sel3)
z <= d;
end 比如上述代码，最后一级的优先级最高。
verilog中非阻塞多个if 优先级判断。
二哈哈黄2024-09-24 8:40
相关推荐
天骄t19 分钟前
ARM时钟初始化与GPT定时器深度解析乌恩大侠2 小时前
【AI-RAN 调研】软银株式会社通过全新 Transformer AI 将 5G AI-RAN 吞吐量提升 30%Terasic友晶科技20 小时前
DE25-Nano开发板在Programmer的 Auto Detect 下检测出来的器件和友晶官方提供的工程里器件不一样有没有关系？ShiMetaPi1 天前
GM-3568JHF丨ARM+FPGA异构开发板应用开发教程：04 MIPI屏幕检测案例最遥远的瞬间1 天前
四、呼吸灯实战FPGA小c鸡1 天前
FPGA高速收发器GTH完全指南：从零基础到10Gbps高速设计实战乌恩大侠1 天前
【AI-RAN 调研】软银株式会社的 “AITRAS” 基于 Arm 架构的 NVIDIA 平台 实现 集中式与分布式 AI-RAN 架构Saniffer_SH2 天前
【高清视频】笔记本电脑出现蓝屏、死机、慢、不稳定是这样连接分析M.2 SSD的Z22ZHaoGGGG2 天前
Verilog实现对采样信号有效值（RMS）的计算简简单单做算法2 天前
基于FPGA的图像形态学腐蚀处理Verilog开发与开发板硬件测试