always@(posedge clk)
begin
z <= 0;
if(sel0)
z <= a;
if(sel1)
z <= b;
if(sel2)
z <= c;
if(sel3)
z <= d;
end 比如上述代码，最后一级的优先级最高。
verilog中非阻塞多个if 优先级判断。
二哈哈黄2024-09-24 8:40
相关推荐
現実君3 小时前
关于MCU下位替换FPGA的经验与方案Terasic友晶科技5 小时前
【教程】Agilex 5 SoC 的两种启动模式的开发演示（一）（FPGA Configuration First）ALINX技术博客5 小时前
【黑金云课堂】FPGA技术教程Vitis开发：SD卡WAV文件读取音频播放实验仲南音2 天前
Xilinx FPGA——时钟IP核MMCM、PLLI＇m a winner3 天前
基于Xilinx FPGA的LVDS高速串行通信系统(三）--数据训练及握手机制【文末源码】upper20203 天前
coremark移植坑之-nostartfiles -nostdlib参数Eloudy3 天前
Vivado 纯命令行构建 FPGA 项目教程Rambo.xia3 天前
AXI跨时钟域与数据一致性——CDC FIFO深度不够、写后读冒险、多Master仲裁、乱序返回，出了Bug根本查不出来upper20203 天前
FPGA部署卷积神经网络识别MINST图片你是我的解忧王子4 天前
嵌入式 ADC采样 原始数据分析上层（平均值 波动率 正态分布 线性补偿 系统误差）