always@(posedge clk)
begin
z <= 0;
if(sel0)
z <= a;
if(sel1)
z <= b;
if(sel2)
z <= c;
if(sel3)
z <= d;
end 比如上述代码，最后一级的优先级最高。
verilog中非阻塞多个if 优先级判断。
二哈哈黄2024-09-24 8:40
相关推荐
szxinmai主板定制专家1 小时前
RK3568+FPGA+CODESYS异构控制方案：赋能半导体设备与工业自动化升级辰丁电子2 小时前
allegro入门教程-菜单栏LogicFPGA小徐20 小时前
数字IC/FPGA设计基础_ILA原理与使用FPGA小徐1 天前
FPGA 部署 YOLO 完整指南：从模型量化到 Zynq PS+PL 硬件加速dadaobusi1 天前
学习：chiesel，scala爱吃汽的小橘1 天前
异步FIFO核心揭秘：格雷码与指针同步璞致电子1 天前
基于 P201Pro | 接收端基础知识——Costas环锁定后为何仍会错？DQPSK与前导码相位校正（6）璞致电子2 天前
基于 AD9361 (PZSDR‑P201Pro) 软件无线电实战综述：从板卡选型、硬件平台升级到 GNU Radio QPSK 完整收发链路炎龙铠甲会合体2 天前
从 SPEC 到上板：在 Zynq-7020 上用 RTL 手写一个 YOLO 卷积加速器（完整教程）FPGA小徐2 天前
Vivado 按键消抖与复位模块代码修复详解：KEY_TOP、key、rst_gen 完整实战