always@(posedge clk)
begin
z <= 0;
if(sel0)
z <= a;
if(sel1)
z <= b;
if(sel2)
z <= c;
if(sel3)
z <= d;
end 比如上述代码，最后一级的优先级最高。
verilog中非阻塞多个if 优先级判断。
二哈哈黄2024-09-24 8:40
相关推荐
码农小韩24 分钟前
FPGA学习（一）——LED点灯与开发流程FPGA小迷弟1 小时前
FPGA 与千兆以太网：各类物理接口的形式、区别、使用方法与应用场景详解NamoAmitabha1282 小时前
Zynq 的 AXI GPIO，是“ARM 通过一条国际标准高速公路（AXI 总线），去遥控 FPGA 里的一个寄存器”。---deepseekNamoAmitabha1283 小时前
ARM 不懂寄存器，它只懂内存地址---deepseekFPGA小迷弟5 小时前
FPGA 千兆以太网帧格式全解：从 IEEE 802.3 帧结构到 Verilog 收发实现幻智星科技6 小时前
FPGA数据采集接口选型终极指南星夜离尘566 小时前
用 SystemVerilog 写一个可背压的流式 RLE 编码器：计数拆分、包尾与 flush 的完整实现NamoAmitabha12810 小时前
ARM 不懂寄存器，它只懂内存地址--deepseekhahaha60161 天前
3NRD降噪算法FPGA实现8并行度设计松小白song1 天前
一次“载电流显示为 0“的排查经历：负值钳位引发的踩坑