always@(posedge clk)
begin
z <= 0;
if(sel0)
z <= a;
if(sel1)
z <= b;
if(sel2)
z <= c;
if(sel3)
z <= d;
end 比如上述代码，最后一级的优先级最高。
verilog中非阻塞多个if 优先级判断。
二哈哈黄2024-09-24 8:40
相关推荐
扣脑壳的FPGAer1 小时前
Xilinx Dual Quad Flash SPI加载方式下的文件处理hoiii18712 小时前
16APSK/32APSK调制解调MATLAB仿真实现我爱C编程13 小时前
【硬件片内测试】基于FPGA的BPSK扩频通信链路测试,包含帧同步,定时点,扩频伪码同步,信道,误码统计runningshark13 小时前
【FPGA】使用高云FPGA与stm32进行FMC通信协议最遥远的瞬间1 天前
四、Xilinux在线调试方法和XADC的使用tobias.b2 天前
408真题解析-2010-12-计组-程序执行时间洋洋Young2 天前
【Xilinx FPGA】7 Series 收发器架构与时钟设计unicrom_深圳市由你创科技2 天前
XDMA 技术及在 Windows 平台的应用实践s09071363 天前
【Agent】Claude code辅助verilog编程3有青年3 天前
altera fpga agilex 5 连接到HVIO BANK上的参考时钟,是否可以作为HSIO BANK内部IOPLL的输入时钟