always@(posedge clk)
begin
z <= 0;
if(sel0)
z <= a;
if(sel1)
z <= b;
if(sel2)
z <= c;
if(sel3)
z <= d;
end 比如上述代码，最后一级的优先级最高。
verilog中非阻塞多个if 优先级判断。
二哈哈黄2024-09-24 8:40
相关推荐
不吃橘子的橘猫21 分钟前
Verilog HDL基础（概念+模块）Blossom.1181 小时前
把大模型当“编译器”用：一句自然语言直接生成SoC的VerilogALINX技术博客1 小时前
ALINX 携手 Electra lC 亮相卡塔尔 DIMDEX，共拓 FPGA 全球市场博览鸿蒙11 小时前
FPGA 设计全流程科普，要用到的开发工具有哪些？雨洛lhw15 小时前
相位可调分频器实现精准时钟同步碎碎思1 天前
KRS（Kratos Robotics Stack）：让 Zynq / FPGA 机器人开发真正“跑”起来Terasic友晶科技1 天前
Altera FPGA 的 Avalon MM总线接口规范介绍（精简版）啊阿狸不会拉杆1 天前
《数字信号处理》第10章-数字信号处理中的有限字长效应雨洛lhw2 天前
24bit AD采样高效数据打包方案解析XiaoChaoZhiNeng2 天前
Xilinx Vivado18.3 Modelsim 库编译与仿真