always@(posedge clk)
begin
z <= 0;
if(sel0)
z <= a;
if(sel1)
z <= b;
if(sel2)
z <= c;
if(sel3)
z <= d;
end 比如上述代码，最后一级的优先级最高。
verilog中非阻塞多个if 优先级判断。
二哈哈黄2024-09-24 8:40
相关推荐
珞光电子USRP SDR软件无线电平台12 小时前
国产嵌入式SDR平台LW-E320-G详解：射频、FPGA、ARM架构与应用选型FPGA小迷弟12 小时前
【硬核通俗】FPGA实现SDR软件无线电完整技术解析（原理+架构+实战）Eloudy1 天前
HSB FPGA 架构总体Terasic友晶科技1 天前
【教程】Agilex 5 SOC FPGA的HPS端如何响应FPGA端中断（三）——设备树OverlayARM|X86+FPGA工业主板厂家1 天前
基于嵌入式 GPU 的智能服务机器人Freak嵌入式1 天前
Pico PIO 汇编语法深度详解：标识符、指令、伪指令全解析Riwuarua1 天前
从近似0基础开始FPGA开发 -- part.7 FPGA的网络通信设计pingping_TEL2 天前
JESD204B_IP核使用教程cmc10282 天前
292.三段式状态机第三段时序逻辑用state_c与_n的差异分析智塑未来4 天前
FPGA开发板怎么选？先看资质、案例与研发底盘