always@(posedge clk)
begin
z <= 0;
if(sel0)
z <= a;
if(sel1)
z <= b;
if(sel2)
z <= c;
if(sel3)
z <= d;
end 比如上述代码，最后一级的优先级最高。
verilog中非阻塞多个if 优先级判断。
二哈哈黄2024-09-24 8:40
相关推荐
科恒盛远9 小时前
【无标题】千寻xun1 天前
一、理论篇-NVME协议学习笔记nuoxin1142 天前
HR4988替代A4988-富利威一口一口吃成大V2 天前
vivado的bit 和 bin的区别尤老师FPGA2 天前
HDMI数据的接收发送实验（十八）北京青翼科技3 天前
青翼科技 JFM7K325T FPGA+FT-M6678 DSP 的全国产化信号处理平台丨FPGA开发板zlinear数据采集卡3 天前
从0到1硬核拆解：工业级数据采集卡的隔离设计与Modbus通信实战FakeOccupational3 天前
fpga系列 HDL：Microchip FPGA开发软件 Libero Soc FPGA 在线逻辑分析FPGA技术联盟4 天前
如何在跨时钟域分析中处理好复位信号？国科安芯4 天前
基于ASM1042S2S的箭载通信网络抗辐射加固方案研究