FMCJ456-14bit 2通道3/2.6/2GS/s ADC +16bit 2通道12.6GS/s DAC FMC AD/DA子卡

一、产品简介

FMC456是一款高分辨率、高采样率的ADC+DAC FMC子板。它同时支持2路14位3.0/2.6/2.0GS/s的A/D通道输入和2路16位12.6GS/s的D/A通道输出,全功率模拟-3dB输入带宽可达9GHz。本板卡支持触发输入或者输出;内参考、外参考、外时钟三种时钟方式,可通过SPI总线实现时钟源选择。通过参考时钟可实现多个板卡的同步。

FMC456板卡的电气与机械设计依据FMC标准(ANSI/VITA 57.1),通过一个高密度连接器(HPC)连接至FPGA载板。前面板I/O装配6个SSMC同轴连接器。FMC456设计了风冷和导冷版本,可适应于多种通用载板,以进行高性能的算法计算。

二、产品应用

● 软件无线电

● 宽带MIMO应用

● 数字波束成形

● 雷达/声纳电子战

● 物理实验

● 信号智能

● 航空航天和测试仪器

三、主要规格

● 6个SSMC的连接器,其中2个分别为模拟信号输入1(AD0)和模拟信号输入2(AD1);2个分别为模拟信号输出1(DA0)和模拟信号输出2(DA1);一个为外部时钟输入(CLK);一个为触发输入或者输出(TRG)

● 采样频率:2通道16bits 12.6GS/s DA和2通道 14bit 2.6GS/s AD;

● ADC输出和DAC输入均为JESD204B标准数字接口

● 适应范围:完全符合Vita57.1规范,包括结构件,子卡尺寸,面板连接器,正反面器件的限高等,大大提供了子卡的通用性和适配性

● 多种散热方式:风冷或导冷

● 模拟输入和输出均为AC耦合

● 时钟选择灵活:内部时钟、外部时钟选择可由载板控制

● HPC高引脚数连接器

● 工作温度:商业级0℃~ +70℃ ,工业级 -40℃~ +85℃

实物图

原理框图

前面板

前面板连接器描述

序号

信号

描述

1

CLK

外部时钟输入

2

TRIG

触发信号,可配置成IN或OUT

3

DA2

模拟信号输出通道2

4

DA1

模拟信号输出通道1

5

AD1

模拟信号输入通道1

6

AD2

模拟信号输入通道2

性能与指标

模拟输入

通道数量

双通道

分辨率

14bit

满量程输入电压

1.1Vpp~2.0Vpp,典型值1.7Vpp

输入阻抗

50欧姆

连接器类型

SSMC

全功率模拟输入带宽

最大9.0GHz

性能指标

FADC = 2.6Gsps,1.7Vpp,Fin=1800MHz@-2dBFS:

SNR=59.7dBFS;SFDR=73dBFS

模拟输出

通道数量

双通道

分辨率

16bit

满量程输出电流

16~26mA可调

输出阻抗

50欧姆

连接器类型

SSMC

模拟带宽

最大6.0GHz

性能指标

FDAC=12Gsps,FOUT=950MHz@-7 dBFS,IOUTFS =20mA,SFDR=-75dBc;

外部参考时钟/采样时钟输入(CLK)

输入功率

-6dBm~ +6dBm

输入阻抗

50 欧姆

连接器类型

SSMC

输入频率

外参考时钟:10MHz ~800MHz;内参考时钟:10MHz

采样时钟:最大3GHz

外部触发/同步输入(TRI)

输入/输出电

LVTTL/LVCMOS

电平阀值

VIH >2.0V、VIL < 0.6V

连接器类型

SSMC

频率

最大200MHz

触发输出(TRO)

输出电平标准

LVTTL/LVCMOS

连接器类型

SSMC

输出频率

最大200MHz

板载VCO

参考时钟频率

10MHz(默认),可选配

VCO输出频率范围

0.7GHz~6.39GHz,

相关推荐
XINVRY-FPGA2 小时前
XCVU13P-2FLGA2577I Xilinx AMD VirtexUltraScale+ FPGA
嵌入式硬件·fpga开发·云计算·硬件工程·dsp开发·射频工程·fpga
上园村蜻蜓队长3 小时前
ARM芯片架构之调试访问端口(DAP)
arm开发·单片机·fpga开发·架构
电子凉冰6 小时前
FPGA强化-简易频率计
fpga开发
ehiway15 小时前
中科亿海微SoM模组——国产散热控制板
fpga开发
li星野17 小时前
打工人日报#20250928
fpga开发
DebugKitty20 小时前
硬件开发2-ARM裸机开发3-I.MX6ULL - 时钟、定时器
arm开发·fpga开发·定时器·时钟
ThreeYear_s1 天前
【FPGA+DSP系列】——(2)DSP最小核心板进行ADC采样实验(采集电位器输出电压)
fpga开发
ALINX技术博客1 天前
【FPGA 开发分享】如何在 Vivado 中使用 PLL IP 核生成多路时钟
网络协议·tcp/ip·fpga开发
XINVRY-FPGA1 天前
XA7A75T-1FGG484Q 赛灵思 Xilinx AMD Artix-7 XA 系列 FPGA
嵌入式硬件·fpga开发·车载系统·云计算·硬件架构·硬件工程·fpga
XINVRY-FPGA1 天前
XC7A100T-2CSG324I 赛灵思 Xilinx AMD Artix-7 FPGA
arm开发·嵌入式硬件·fpga开发·硬件工程·信号处理·dsp开发·fpga