Xilinx MultiBoot中BITSTREAM.CONFIG.TIMER_CFG参数定义说明

参考资料：

1. 7 Series FPGAs Configuration User Guide (UG470)
2. UltraScale Architecture Configuration User Guide (UG570)
3. UltraScale+ Architecture Configuration User Guide (UG570)

基于K7系列说明：

TIMER_CFG对应的是TIMER_VALUE

Watchdog的驱动时钟源自FPGA内部时钟CFGMCLK，正常情况下是65MHz，再通过一个256分频器提供给watchdog使用，该时钟周期约等于4us。