ZYNQ-PL学习实践(二)按键和定时器控制LED闪烁灯

ZYNQ-PL学习实践(二)按键和定时器控制LED闪烁灯)

  • [1 创建工程](#1 创建工程)
  • [2 verilog 代码](#2 verilog 代码)
  • [3 约束](#3 约束)
  • [4 综合](#4 综合)
  • [5 生成bit](#5 生成bit)
  • 总结

1 创建工程

2 verilog 代码

添加key_led.v 文件,

c 复制代码
module key_led(
    input               sys_clk , //系统时钟50MHz
    input               rst_n ,   //系统复位

    input        [1:0]  key ,    //两个按键输入
    output  reg  [1:0]  led     //;两个led 输出
);

//寄存器定义
reg [24:0] cnt;                 //25位寄存器
reg        led_ctrl;            //500ms定时器溢出切换标志

//定时器
always @ (posedge sys_clk or negedge rst_n) begin
    if(!rst_n)
        cnt <= 25'd0;             //定时器清零
    else if(cnt < 25'd2500_0000)  //定时未满500ms
        cnt <= cnt + 1'b1;
    else
        cnt <= 25'd0;            //定时满500ms
end

//每隔500ms就更改LED溢出切换标志
always @ (posedge sys_clk or negedge rst_n) begin
    if(!rst_n)
        led_ctrl <= 1'b0;
    else if(cnt == 25'd2500_0000)
        led_ctrl <= ~led_ctrl;
end

//以定时器状态和按键状态,控制两个LED的亮灭
always @ (posedge sys_clk or negedge rst_n) begin
    if(!rst_n)
        led <= 2'b11;
    else case(key)
        2'b10 :  //如果按键0按下、按键1未按下,则两个LED交替闪烁
            if(led_ctrl == 1'b0)
                led <= 2'b01;
            else
                led <= 2'b10;
        2'b01 :  //如果按键0未按下、按键1按下,则两个LED同时亮灭交替
            if(led_ctrl == 1'b0)
                led <= 2'b11;
            else
                led <= 2'b00;
        2'b11 :  //如果两个按键都未按下,则两个LED都保持点亮
                led <= 2'b11;
        default: ;
    endcase
end

endmodule

3 约束

bash 复制代码
set_property -dict {PACKAGE_PIN Y9 IOSTANDARD LVCMOS33} [get_ports sys_clk]
set_property -dict {PACKAGE_PIN U18 IOSTANDARD LVCMOS33} [get_ports sys_clk]
set_property -dict {PACKAGE_PIN J15 IOSTANDARD LVCMOS33} [get_ports sys_rst_n]
set_property -dict {PACKAGE_PIN J21 IOSTANDARD LVCMOS33} [get_ports {key[0]}]
set_property -dict {PACKAGE_PIN L20 IOSTANDARD LVCMOS33} [get_ports key[0]]
set_property -dict {PACKAGE_PIN J20 IOSTANDARD LVCMOS33} [get_ports {key[1]}]
set_property -dict {PACKAGE_PIN A19 IOSTANDARD LVCMOS33} [get_ports {led[0]}]
set_property -dict {PACKAGE_PIN A18 IOSTANDARD LVCMOS33} [get_ports {led[1]}]

set_property IOSTANDARD LVCMOS33 [get_ports rst_n]
set_property PACKAGE_PIN A17 [get_ports rst_n]

4 综合

5 生成bit

生成bit路径

总结

本节介绍使用Vivado软件开发fpga 按键和定时器共同控制LED显示状态。

感谢阅读,祝君成功!

-by aiziyou

相关推荐
知识充实人生9 小时前
静态时序分析详解之时序路径类型
fpga开发·时序路径·关键路径
9527华安1 天前
Xilinx系列FPGA实现DP1.4视频收发,支持4K60帧分辨率,提供2套工程源码和技术支持
fpga开发·音视频·dp1.4·4k60帧
cycf1 天前
高速接口基础
fpga开发
forgeda2 天前
从Vivado集成Lint功能,看FPGA设计的日益ASIC化趋势
fpga开发·vivado·lint·eco·静态检查功能
hexiaoyan8272 天前
国产化FPGA开发板:2050-基于JFMK50T4(XC7A50T)的核心板
fpga开发·工业图像输出·vc709e板卡·zynq 通用计算平台·模拟型号处理
雨洛lhw2 天前
The Xilinx 7 series FPGAs 设计PCB 该选择绑定哪个bank引脚,约束引脚时如何定义引脚电平标准?
fpga开发·bank·电平标准
红糖果仁沙琪玛2 天前
FPGA ad9248驱动
fpga开发
minglie12 天前
XSCT/Vitis 裸机 JTAG 调试与常用命令
fpga开发
沐欣工作室_lvyiyi2 天前
基于FPGA的电梯控制系统设计(论文+源码)
单片机·fpga开发·毕业设计·计算机毕业设计·电子交易系统
阿sir1982 天前
ZYNQ PS XADC读取芯片内部温度值,电压值。
fpga开发