ZYNQ-PL学习实践(二)按键和定时器控制LED闪烁灯

ZYNQ-PL学习实践(二)按键和定时器控制LED闪烁灯)

  • [1 创建工程](#1 创建工程)
  • [2 verilog 代码](#2 verilog 代码)
  • [3 约束](#3 约束)
  • [4 综合](#4 综合)
  • [5 生成bit](#5 生成bit)
  • 总结

1 创建工程

2 verilog 代码

添加key_led.v 文件,

c 复制代码
module key_led(
    input               sys_clk , //系统时钟50MHz
    input               rst_n ,   //系统复位

    input        [1:0]  key ,    //两个按键输入
    output  reg  [1:0]  led     //;两个led 输出
);

//寄存器定义
reg [24:0] cnt;                 //25位寄存器
reg        led_ctrl;            //500ms定时器溢出切换标志

//定时器
always @ (posedge sys_clk or negedge rst_n) begin
    if(!rst_n)
        cnt <= 25'd0;             //定时器清零
    else if(cnt < 25'd2500_0000)  //定时未满500ms
        cnt <= cnt + 1'b1;
    else
        cnt <= 25'd0;            //定时满500ms
end

//每隔500ms就更改LED溢出切换标志
always @ (posedge sys_clk or negedge rst_n) begin
    if(!rst_n)
        led_ctrl <= 1'b0;
    else if(cnt == 25'd2500_0000)
        led_ctrl <= ~led_ctrl;
end

//以定时器状态和按键状态,控制两个LED的亮灭
always @ (posedge sys_clk or negedge rst_n) begin
    if(!rst_n)
        led <= 2'b11;
    else case(key)
        2'b10 :  //如果按键0按下、按键1未按下,则两个LED交替闪烁
            if(led_ctrl == 1'b0)
                led <= 2'b01;
            else
                led <= 2'b10;
        2'b01 :  //如果按键0未按下、按键1按下,则两个LED同时亮灭交替
            if(led_ctrl == 1'b0)
                led <= 2'b11;
            else
                led <= 2'b00;
        2'b11 :  //如果两个按键都未按下,则两个LED都保持点亮
                led <= 2'b11;
        default: ;
    endcase
end

endmodule

3 约束

bash 复制代码
set_property -dict {PACKAGE_PIN Y9 IOSTANDARD LVCMOS33} [get_ports sys_clk]
set_property -dict {PACKAGE_PIN U18 IOSTANDARD LVCMOS33} [get_ports sys_clk]
set_property -dict {PACKAGE_PIN J15 IOSTANDARD LVCMOS33} [get_ports sys_rst_n]
set_property -dict {PACKAGE_PIN J21 IOSTANDARD LVCMOS33} [get_ports {key[0]}]
set_property -dict {PACKAGE_PIN L20 IOSTANDARD LVCMOS33} [get_ports key[0]]
set_property -dict {PACKAGE_PIN J20 IOSTANDARD LVCMOS33} [get_ports {key[1]}]
set_property -dict {PACKAGE_PIN A19 IOSTANDARD LVCMOS33} [get_ports {led[0]}]
set_property -dict {PACKAGE_PIN A18 IOSTANDARD LVCMOS33} [get_ports {led[1]}]

set_property IOSTANDARD LVCMOS33 [get_ports rst_n]
set_property PACKAGE_PIN A17 [get_ports rst_n]

4 综合

5 生成bit

生成bit路径

总结

本节介绍使用Vivado软件开发fpga 按键和定时器共同控制LED显示状态。

感谢阅读,祝君成功!

-by aiziyou

相关推荐
qq_小单车16 小时前
xilinx-DNA
fpga开发·xilinx
Flamingˢ17 小时前
FPGA中的嵌入式块存储器RAM:从原理到实现的完整指南
fpga开发
Flamingˢ18 小时前
FPGA中的存储器模型:从IP核到ROM的深度解析与应用实例
网络协议·tcp/ip·fpga开发
FPGA小c鸡2 天前
【FPGA深度学习加速】RNN与LSTM硬件加速完全指南:从算法原理到硬件实现
rnn·深度学习·fpga开发
Aaron15882 天前
通信灵敏度计算与雷达灵敏度计算对比分析
网络·人工智能·深度学习·算法·fpga开发·信息与通信·信号处理
博览鸿蒙2 天前
IC 和 FPGA,到底区别在哪?
fpga开发
思尔芯S2C2 天前
FPGA原型验证实战:如何应对外设连接问题
fpga开发·risc-v·soc设计·prototyping·原型验证
Flamingˢ2 天前
FPGA实战:VGA成像原理、时序详解与Verilog控制器设计与验证
fpga开发
FPGA_小田老师2 天前
xilinx原语:OSERDES2(并串转换器)原语详解
fpga开发·lvds·xilinx原语·oserdese·并串转换
Blossom.1182 天前
从数字大脑到物理实体:具身智能时代的大模型微调与部署实战
人工智能·python·深度学习·fpga开发·自然语言处理·矩阵·django