FPGA设计中时间单位科普

FPGA设计中时间单位主要有秒s,毫秒ms,微秒us,纳秒ns,皮秒ps,

使用秒s作为单位时一定要谨慎,因为秒s对于FPGA来说是一个很大的单位。 FPGA的时钟周期通常是20ns左右,1秒意味着需要等待50000000个时钟周期。无论是前仿还是后仿,这都将是灾难级的设计。

毫秒ms,通常用于FPGA复位结束后控制外部芯片进行上电。一般是10ms或者20ms,很少有100ms或者200ms这么使用。

微秒us,通常用于FPGA内部计时功能,计时当量一般为1us。

纳秒ns,通常用于FPGA内部时钟周期定义,又或者用于时序约束中。

皮秒ps,一般不用。

相关推荐
s09071367 小时前
Xilinx FPGA使用 FIR IP 核做匹配滤波时如何减少DSP使用量
算法·fpga开发·xilinx·ip core·fir滤波
XINVRY-FPGA12 小时前
XC7Z030-2SBG485I Xilinx Zynq-7000 系列 SoC FPGA
嵌入式硬件·fpga开发·硬件工程·fpga
崇子嵘18 小时前
Hdlbits
fpga开发
Saniffer_SH2 天前
【每日一题】PCIe答疑 - 接大量 GPU 时主板不认设备或无法启动和MMIO的可能关系?
运维·服务器·网络·人工智能·驱动开发·fpga开发·硬件工程
会编程是什么感觉...2 天前
硬件 - 常见通信协议整合
单片机·嵌入式硬件·fpga开发
Saniffer_SH2 天前
【每日一题】讲讲PCIe链路训练和枚举的前后关系
运维·服务器·网络·数据库·驱动开发·fpga开发·硬件工程
s09071362 天前
ZYNQ 中 AXI BRAM 的使用详细的说明。
fpga开发·zynq
哎呦喂研究院2 天前
FPGA:重构硬件逻辑的柔性算力核心,国产替代的破局关键
fpga开发
国科安芯2 天前
国产RISC-V架构MCU在工控系统中的节能性分析
网络·单片机·嵌入式硬件·fpga开发·性能优化·架构·risc-v
博览鸿蒙2 天前
集成电路基础知识经典问答(面向 FPGA 工程师版)
fpga开发