FPGA设计中时间单位科普

FPGA设计中时间单位主要有秒s,毫秒ms,微秒us,纳秒ns,皮秒ps,

使用秒s作为单位时一定要谨慎,因为秒s对于FPGA来说是一个很大的单位。 FPGA的时钟周期通常是20ns左右,1秒意味着需要等待50000000个时钟周期。无论是前仿还是后仿,这都将是灾难级的设计。

毫秒ms,通常用于FPGA复位结束后控制外部芯片进行上电。一般是10ms或者20ms,很少有100ms或者200ms这么使用。

微秒us,通常用于FPGA内部计时功能,计时当量一般为1us。

纳秒ns,通常用于FPGA内部时钟周期定义,又或者用于时序约束中。

皮秒ps,一般不用。

相关推荐
FakeOccupational11 小时前
fpga系列 HDL : Microchip FPGA开发软件 Libero 中导出和导入引脚约束配置
fpga开发
贝塔实验室15 小时前
LDPC 码的构造方法
算法·fpga开发·硬件工程·动态规划·信息与通信·信号处理·基带工程
Moonnnn.19 小时前
【FPGA】时序逻辑计数器——仿真验证
fpga开发
三贝勒文子20 小时前
Synopsys 逻辑综合之 ICG
fpga开发·eda·synopsys·时序综合
byte轻骑兵20 小时前
【驱动设计的硬件基础】CPLD和FPGA
fpga开发·cpld
dadaobusi20 小时前
看到一段SVA代码,让AI解释了一下
单片机·嵌入式硬件·fpga开发
G2突破手25920 小时前
FMC、FMC+ 详解
fpga开发
fpga和matlab20 小时前
FPGA时序约束分析4——Reg2Reg路径的建立时间与保持时间分析
fpga开发·reg2reg·建立时间·保持时间
高沉20 小时前
2025华为海思数字IC面经
华为·fpga开发
伊宇韵20 小时前
FPGA - GTX收发器-K码 以及 IBERT IP核使用
fpga开发