XCZU7EG‑L1FFVC1156I 赛灵思XilinxFPGA ZynqUltraScale+ MPSoC EG

XCZU7EG‑L1FFVC1156I 是 Xilinx( AMD)Zynq UltraScale+ MPSoC EG 系列中,集成了多核处理系统(PS)与可编程逻辑(PL)于一芯片

异构多核处理系统

应用处理器单元 (APU):四核 Arm® Cortex®‑A53 MPCore™,最高 1.5 GHz,支持 L1/L2 缓存与 ECC,提供强劲的通用计算能力;

实时处理单元 (RPU):双核 Arm® Cortex®‑R5F,最高 600 MHz,具备低延迟中断与硬实时特性;

图形处理单元 (GPU):Arm Mali™‑400 MP2,最高 667 MHz,可加速基本图形与视频处理任务。

这一 PS 架构可同时满足高性能应用与实时控制需求

可编程逻辑(PL)资源

逻辑单元:约 504 000 个,可实现 31 500 多个 CLB(Configurable Logic Block);

DSP 切片:1 728 个 DSP48E1,支持 25×18 乘法器、预加器及 48 位累加器,峰值可达 5.3 TMAC/s;

片上存储:总计约 44.2 Mb(包含 Block RAM、UltraRAM 及分布式 RAM)

存储资源细节

Block RAM:1 728 块 18 Kb 真双端口 RAM,可配置为单端口或简单双端口模式;

UltraRAM:若干 288 Kb 双端口 UltraRAM 块,支持更大容量的低延迟存储;

分布式 RAM:LUT 内部可配置为小规模 RAM 或移位寄存器,用于高速、低延迟的局部存储。

高速串行收发器 & I/O 接口

多类型串行收发器:集成 GTH、GTY 和 PS‑GTR 三种收发器,每种按四通道一组排列,最高速率可达 32.75 Gb/s;

SelectIO™ 技术:360 条用户 I/O 支持 LVTTL、LVCMOS (1.2/1.5/1.8/2.5/3.3 V)、SSTL、HSTL 等标准,并可混合部署;

相关推荐
小坏坏的大世界3 小时前
C++ STL常用容器总结(vector, deque, list, map, set)
c++·算法
liulilittle4 小时前
C++ TAP(基于任务的异步编程模式)
服务器·开发语言·网络·c++·分布式·任务·tap
弄曲幽篁4 小时前
精密全波整流电路(四)
嵌入式硬件·硬件工程
励志要当大牛的小白菜5 小时前
ART配对软件使用
开发语言·c++·qt·算法
邹诗钰-电子信息工程5 小时前
bmp280的压力数据采集(i2c设备驱动+设备树编写)
stm32·单片机·嵌入式硬件
PAK向日葵6 小时前
【算法导论】如何攻克一道Hard难度的LeetCode题?以「寻找两个正序数组的中位数」为例
c++·算法·面试
hahaha60167 小时前
差模干扰 & 共模干扰
fpga开发
璞致电子8 小时前
【PZ-KU060-KFB】——Kintex UltraScale 纯 FPGA 开发平台,释放高速并行计算潜能,高性价比的 FPGA 解决方案
fpga开发·fpga
数据与人工智能律师9 小时前
数字迷雾中的安全锚点:解码匿名化与假名化的法律边界与商业价值
大数据·网络·人工智能·云计算·区块链
Ronin-Lotus9 小时前
嵌入式硬件篇---有线串口通信问题解决
单片机·嵌入式硬件·ttl·rs232·rs485·有线串口