XCZU19EG-2FFVC1760I Xilinx赛灵思FPGA Zynq UltraScale+MPSoC

XCZU19EG-2FFVC1760I 属于 Zynq UltraScale+MPSoC EG(Enhanced General)系列,采用 20nm FinFET+ 工艺制造,该型号的速度等级为 -2(0.85V VCCINT)、工业级温度(-40℃ 至 +100℃),典型应用核心频率为 APU 最高 1.3 GHz,RPU 600 MHz,GPU 667 MHz,片上 SRAM 大小为 256 KB,用于实时处理和系统管理​

集成四核 Arm Cortex-A53 MPCore™ 处理器,支持 NEON SIMD、单/双精度浮点运算,配备每核 32 KB L1 缓存和 1 MB 共享 L2 缓存,用于高性能应用执行​

双核 Arm Cortex-R5F 实时处理器,具备单/双精度浮点能力、32 KB/32 KB L1 缓存以及片上 TCM,用于时序敏感任务和安全关键控制

ARM Mali-400 MP2 GPU,配备 64 KB 专用 L2 缓存,可加速图形和视觉算法,提升视频处理和可视化性能

256 KB 片上 SRAM,带 ECC 校验机制;外部存储接口支持 DDR4/DDR3/DDR3L/LPDDR4/LPDDR3、eMMC、NAND、Quad-SPI,满足多样化内存需求

提供 1,143,450 个系统逻辑单元(CLB),包括 522,720 个 LUT 和 1,045,440 个 Flip-Flop,可实现大规模数字逻辑设计和定制协处理

分布式 RAM 容量 9.8 Mb,Block RAM 容量 34.6 Mb(共 984 块 BRAM),UltraRAM 容量 36.0 Mb(共 128 块),为高带宽缓冲和深度数据存储提供硬件支持​

DSP 切片数量达 1,968,含乘加与累加单元,可加速滤波、FFT、矩阵运算等信号处理算法

时钟管理资源丰富,PS 侧提供五个 PLL,可灵活配置 APU、RPU、DDR 控制器及外设时钟域,支持动态时钟调整

相关推荐
Geek-Chow4 小时前
05.1 · AWS Lambda 版本(Version)详解:$LATEST、不可变快照与限定 ARN
云计算
Terasic友晶科技5 小时前
答疑解惑|Agilex 5如何指定Boot Core及设定Core的运行频率?
fpga开发·hps·terasic·cortex-a55·cortex-a76·boot core
WL学习笔记6 小时前
C & C++ 内存管理
c++·c++内存管理
独孤九剑打醒他8 小时前
【原创开源·航空终极篇】氢能航空动力升级:双燃料掺氢、富氧补气与露天储氢安全模型
前端·架构·开源·硬件工程·能源
宛 禾9 小时前
Qt 控件入门:QLabel 从拖拽到对象树,一篇讲透
c++·qt·学习
hetao17338379 小时前
联盟场-提高组-R7 & ZYZSC-S-Round 11
c++·算法
程序喵大人9 小时前
【C++入门】编译链接模型 - 07 链接器怎样把符号对上号
开发语言·c++·编译器·编译链接·链接器
NYFEA9 小时前
NF532重磅上新:高集成度13.56MHz非接触式控制器
嵌入式硬件
局部有解9 小时前
Hot100 - 三数之和
数据结构·c++·算法
longlongzihan10 小时前
C++ 常用数据结构速查:vector、stack、queue、list、树、图、哈希表等声明与核心操作
数据结构·c++·list