第一章： Zynq UltraScale + RFSoC 系列介绍
RFSoC（射频系统级芯片）是一种高度集成的芯片解决方案，它将射频前端、 ADC/DAC（模数转换器/数模转换器）、处理器和 FPGA（现场可编程门阵列）等组件 集成到单个芯片中。以下是关于 RFSoC 的详细介绍：
一、组成与结构
RFSoC 通常由 PL（可编程逻辑）和 PS（处理系统）两大部分组成。其中，RF 相 关部分是硬件化的，但具有可编程性。RFSoC 的关键组件包括：
RF Data Converter（RFDC）block：集成了 ADC 和 DAC，可以在高采样率下工 作，直接采样许多 radio signals。还包含数字上变频器（DUCs）和数字下变频器 （DDCs），用于在基带（接近 0Hz 信号）和调制频率之间进行转换。
SoftDecision Forward Error Correction（SD-FEC）blocks：软判决前向纠错 模块，用于减轻无线电信道引入的错误。
Gigabit Transceivers（GTY Transceivers）：RF SoC 用于实现无线电前端， 但需要高速链路连接到核心网络，这些通常以有线或光的形式实现。RF SoC 支持所 需的接口，由经过加固的 GTY 收发器块、高速率串行接口提供。
Programmable Logic（PL）：可编程硬件资源，用于实现自定义无线电架构。
Processing System（PS）：包括一个四核应用处理单元（APU）、一个双核实时 处理单元（RPU），以及平台管理（PMU）和安全功能。还有本地内存、互连和外围 接口。
二、特点与优势
高集成度：RFSoC 集成了射频发射和接收功能，以及计算和安全能力，与传统的 MPSOC 相比集成度更高。
高性能：RFSoC 支持高采样率的 ADC 和 DAC，具有卓越的动态范围性能，能够提 供高质量的射频信号处理和转换。
可编程性：RFSoC 提供了丰富的可编程逻辑资源，用户可以根据需求自定义无线 电架构，实现灵活的应用场景。
低功耗：RFSoC 采用先进的工艺和技术，实现了低功耗的射频信号处理，适用于 对功耗有严格要求的场景。
三、应用领域
RFSoC 广泛应用于通信、雷达、卫星通信等领域，具体包括但不限于：
通信领域：RFSoC 在 5G 基站中的应用尤为突出，能够实现小型化和低功耗，对 于 Massive MIMO 技术的部署至关重要。随着 5G 技术的发展，RFSoC 在通信基站中 的应用前景广阔。
雷达系统：RFSoC 可以作为硬件处理平台，用于雷达系统的 ADC+FPGA+DSP/ARM 等组成的电路板，有助于提升雷达的性能，尤其是在 MIMO、数字阵列等方向发展的 雷达系统中。
卫星通信：RFSoC 提供高速度的多功能仪器，用于信号生成和信号分析，在卫星 通信领域具有广泛应用。
教育与研究：RFSoC 也被用于教育和研究领域，例如 PYNQ 团队发布了 RFSoC- PYNQ 开源框架，为学习和研究提供了丰富的资源。
测试与测量：设计人员可以利用 RFSoC 进行信号生成和信号分析，构建高速度
的多功能仪器，这在测试与测量领域具有应用潜力。
四、发展趋势
随着技术的不断进步和应用需求的不断增长，RFSoC 的发展趋势主要包括：
更高集成度：未来的 RFSoC 将集成更多的射频组件和功能，进一步提高集成度 和性能。
更低功耗：采用先进的工艺和技术，降低 RFSoC 的功耗，满足对功耗有严格要 求的应用场景。
更强可编程性：提供更多的可编程逻辑资源和接口，支持用户自定义无线电架 构和算法，实现更灵活的应用场景。
更广应用领域：随着 5G、物联网、自动驾驶等技术的不断发展，RFSoC 的应用 领域将进一步拓展。
综上所述，RFSoC 作为一种高度集成的芯片解决方案，在通信、雷达、卫星通信 等领域具有广泛的应用前景和发展潜力。
Zynq UltraScale+ RFSoC 器件资源如下表列出，我们选用 ZU49DR 做为核心板的主 控芯片：
第二章： 璞致 PZ - ZU 49 DR 开发板概述
2.1.板卡概述
璞致电子科技 PZ-ZU49DR 开发板使用 XILINX 公司的 XCZU49DR-2FFVF1760I 作 为主控制器，配备了大容量双组 DDR4、大容量存储 EMMC、以及 16T16R 多通道
ADC/DAC 等等。
璞致电子科技 PZ-ZU49DR 开发板以核心板加底板方式提供。核心板通过四个 0.635mm 间距 240P 高速连接器扣接在底板上，使用上更加灵活。既可以做学习 使用，也可以使用核心板用于项目开发。
另外，开发板集成了丰富的外设资源，提供了详尽的开发例程，加速了用户 学习或者项目推进。除此之外，开发板还集成了 JTAG 调试器，做到了一根
USB 线和一根 12V 电源线就可以让开发板工作起来，使用更加便捷。
关于核心板和开发板的详细说明，可以查阅下文对应的核心板和底板章节。
2.2.开发板资源和框图
如下分别为开发板的框图和板载资源表，用户可对比查看。
2.3.开发板尺寸
如下图标出开发板尺寸为 275x220mm，开发板的四个角各放置一个固定孔， 用于安装支撑柱或固定单板，孔径为 3.5mm。开发板配置了风扇、散热片以及 亚克力防护板，为方便展示，并没有安装到开发板上，下图列出了散热片和风 扇以及对应尺寸。
第三章: 璞致 PZ - ZU 49 DR 核心板
3.1.核心板简介
璞致 PZ-ZU49DR 核心板提供了丰富的板载资源，如下图详细标注了核心板 的功能模块。
3.2.核心板规格与尺寸
如下列出了核心板所有板载资源，以及核心板的尺寸信息。
|----------------|---------------------------------------------------------------------------------------|
| 璞致 PZ-ZU49DR 工业级核心板规格 ||
| 主控制器名称 | XCZU49DR-2FFVF1760I |
| 处理器 | ARM : 4 x Cortex-A53 1.333Ghz RPU : 2 x Cortex-R5 533Mhz |
| logic cells(K) | 930 |
| CLB LUTs（K） | 425 |
| Block RAM(Mb) | 38 |
| Ultra RAM(Mb) | 22.5 |
| DSP Slices | 4272 |
| DDR4/DDR4L | PS 侧 8GB 2400Mhz*64bit / PL 侧 8GB 2400Mhz*64bit |
| QSPI FLASH | 2 路(QSP0+QSPI1)/单片 512Mb、共计 1Gb |
| EMMC | 32GB，存储启动文件和用户文件 |
| 启动方式 | JTAG/QSPI/SD/EMMC，板载拨码开关选择 |
| 千兆以太网 | 1 路（PS 侧） |
| ADC 通道 | 16 通道/采样率 2.5Gsps |
| DAC 通道 | 16 通道/采样率 9.85Gsps |
| IO 数量 | MIO：38 个（固定 1.8V 电平） HP: 144 个（1.2/1.8V 可调、默认 1.8V） HD ：96 个（1.8/2.5/3.3V 可调、默认 3.3V） |
| PS 侧 GTR 接口 | 4 对 TX/RX |
| PL 侧 GTY 接口 | 16 对 TX/RX |
| 工作电压/最大电流 | 8-12V/5A（推荐电压 8V） |
| 工作温度 | -40°C -- +85°C |
| 核心板尺寸、工艺 | 100x100mm、哑黑色、沉金工艺、0.635mm 240P 连接器 x4 |
| 核心板与底板合高 | 5mm |
3.3.核心板供电
核心板供电电压是 8--12V，电源连接需用铜皮连接且打足够的过孔以保 证电源通流能力。核心板上的所有 GND 信号都需要连接到底板上，每个 GND 通 过两个过孔与底板连接。因核心板逻辑使用量不同，核心板供电极限电流在
12V/6A，所以外部供电需要考虑极限电流情况以保证核心板工作稳定。
给模组供电的电源输出电压需要稳定，且需要考虑电源浪涌，核心板电源 输入口需要加几颗大电容（220UF/25V），可以加一级 DC2DC 芯片，确保供电 稳定。
3.4.核心板时钟
核心板为 PS 侧提供 了 33.333333Mhz 的 时钟输入 ，输入 的管脚位置为 PS_REF_CLK；为 PL 侧提供了 200Mhz 的差分时钟输入，PL 侧的时钟输入管脚是 IO_13P_GC_65/IO_13N_GC_65，管脚位置是 AN21/AN20；另外 ZU49DR 其他部分我们 采用了专用的时钟芯片产生 ADC/DAC/GT/PL 端各个部分的时钟需求，如下图分别列 出了各部分时钟的管脚连接。
3.5.核心板复位
核心板上设计了复位电路，但没有预留复位按键，开发板上设计了复位按键。
复位脚为 PS/PL 共用复位，连接到 PS 侧的 PS_POR_B(R32)引脚上和 PL 侧BANK65 的 IO_L2P_65(BA18)管脚。
3.6.核心板启动方式
主芯片支持 JTAG、QSPI Flash、SD、EMMC 四种启动模式，M2/M1/M0 启动模式 选择信号通过连接器引出到底板。四种启动模式可以根据开发板上的拨码开关选择， 更详细说明可参考璞致提供的核心板原理图。
3.7. BANK 接口电平选择
核心板上 BANK67/68/69 为 HP BANK，接口电平可以做 1.2/1.8V 调节，默认电 平为 1.8V。BANK84/87/88/89 为 HD BANK，接口电平可以做 1.8/2.5/3.3V 调节，默 认电平为 3.3V。核心板 BANK 电平的选择可以通过电阻位置选焊来调节，对应的电 阻标注位置如下图所示，精确位置参考核心板实物。
3.8.DDR4 资源
核心板 PS 端和 PL 端各配置了四颗 DDR4，单颗容量 2GB，共计为 8GB+8GB,PS 端 DDR4 管脚为固定位置，直接在软件里分配即可，PL 端 DDR4 管脚分配参见下表，更 详细信息可参考璞致提供的原理图或者例程。
|----------------------------|----------------------------|--------------|
| PL-DDR4 引脚 | 管脚名称 | 管脚位置 |
| PL_DDR4_DQ0 | IO_L3N_T0L_N5_AD15N_64 | BA12 |
| PL_DDR4_DQ1 | IO_L5P_T0U_N8_AD14P_64 | BA15 |
| PL_DDR4_DQ2 | IO_L3P_T0L_N4_AD15P_64 | BA13 |
| PL_DDR4_DQ3 | IO_L6P_T0U_N10_AD6P_64 | AY15 |
| PL_DDR4_DQ4 | IO_L5N_T0U_N9_AD14N_64 | BA14 |
| PL_DDR4_DQ5 | IO_L2N_T0L_N3_64 | BB17 |
| PL_DDR4_DQ6 | IO_L6N_T0U_N11_AD6N_64 | AY14 |
| PL_DDR4_DQ7 | IO_L2P_T0L_N2_64 | BA17 |
| PL_DDR4_DM0 | IO_L1P_T0L_N0_DBC_64 | BB13 |
| PL_DDR4_DQS_P0 | IO_L4P_T0U_N6_DBC_AD7P_64 | BB16 |
| PL_DDR4_DQS_N0 | IO_L4N_T0U_N7_DBC_AD7N_64 | BB15 |
| PL_DDR4_DQ8 | IO_L12N_T1U_N11_GC_64 | AU13 |
| PL_DDR4_DQ9 | IO_L11N_T1U_N9_GC_64 | AV15 |
| PL_DDR4_DQ10 | IO_L8P_T1L_N2_AD5P_64 | AV13 |
| PL_DDR4_DQ11 | IO_L9N_T1L_N5_AD12N_64 | AW16 |
| PL_DDR4_DQ12 | IO_L12P_T1U_N10_GC_64 | AT13 |
| PL_DDR4_DQ13 | IO_L11P_T1U_N8_GC_64 | AV16 |
| PL_DDR4_DQ14 | IO_L8N_T1L_N3_AD5N_64 | AW13 |
| PL_DDR4_DQ15 | IO_L9P_T1L_N4_AD12P_64 | AW17 |
| PL_DDR4_DM1 | IO_L7P_T1L_N0_QBC_AD13P_64 | AY17 |
| PL_DDR4_DQS_P1 | IO_L10P_T1U_N6_QBC_AD4P_64 | AV14 |
| PL_DDR4_DQS_N1 | IO_L10N_T1U_N7_QBC_AD4N_64 | AW14 |
| PL_DDR4_DQ16 | IO_L17N_T2U_N9_AD10N_64 | AR15 |
| PL_DDR4_DQ17 | IO_L14N_T2L_N3_GC_64 | AU15 |
| PL_DDR4_DQ18 | IO_L17P_T2U_N8_AD10P_64 | AR16 |
| PL_DDR4_DQ19 | IO_L14P_T2L_N2_GC_64 | AT15 |
| PL_DDR4_DQ20 | IO_L18N_T2U_N11_AD2N_64 | AP13 |
| PL_DDR4_DQ21 | IO_L15N_T2L_N5_AD11N_64 | AT17 |
| PL_DDR4_DQ22 | IO_L18P_T2U_N10_AD2P_64 | AN13 |
| PL_DDR4_DQ23 | IO_L15P_T2L_N4_AD11P_64 | AR17 |
| PL_DDR4_DM2 | IO_L13P_T2L_N0_GC_QBC_64 | AU17 |
| PL_DDR4_DQS_P2 | IO_L16P_T2U_N6_QBC_AD3P_64 | AR14 |
| PL_DDR4_DQS_N2 | IO_L16N_T2U_N7_QBC_AD3N_64 | AT14 |
| PL_DDR4_DQ24 | IO_L24N_T3U_N11_64 | AK14 |
| PL_DDR4_DQ25 | IO_L21P_T3L_N4_AD8P_64 | AM16 |
| PL_DDR4_DQ26 | IO_L23P_T3U_N8_64 | AK16 |
| PL_DDR4_DQ27 | IO_L20P_T3L_N2_AD1P_64 | AL14 |
| PL_DDR4_DQ28 | IO_L24P_T3U_N10_64 | AJ14 |
| PL_DDR4_DQ29 | IO_L21N_T3L_N5_AD8N_64 | AN15 |
| PL_DDR4_DQ30 | IO_L23N_T3U_N9_64 | AK15 |
|----------------|----------------------------|------|
| PL_DDR4_DQ31 | IO_L20N_T3L_N3_AD1N_64 | AM13 |
| PL_DDR4_DM3 | IO_L19P_T3L_N0_DBC_AD9P_64 | AN16 |
| PL_DDR4_DQS_P3 | IO_L22P_T3U_N6_DBC_AD0P_64 | AL15 |
| PL_DDR4_DQS_N3 | IO_L22N_T3U_N7_DBC_AD0N_64 | AM15 |
| PL_DDR4_DQ32 | IO_L6N_T0U_N11_AD6N_66 | AW24 |
| PL_DDR4_DQ33 | IO_L6P_T0U_N10_AD6P_66 | AV24 |
| PL_DDR4_DQ34 | IO_L3P_T0L_N4_AD15P_66 | BA23 |
| PL_DDR4_DQ35 | IO_L2N_T0L_N3_66 | BB25 |
| PL_DDR4_DQ36 | IO_L5N_T0U_N9_AD14N_66 | BA22 |
| PL_DDR4_DQ37 | IO_L2P_T0L_N2_66 | BA25 |
| PL_DDR4_DQ38 | IO_L5P_T0U_N8_AD14P_66 | AY22 |
| PL_DDR4_DQ39 | IO_L3N_T0L_N5_AD15N_66 | BA24 |
| PL_DDR4_DM4 | IO_L1P_T0L_N0_DBC_66 | BB22 |
| PL_DDR4_DQS_P4 | IO_L4P_T0U_N6_DBC_AD7P_66 | AY24 |
| PL_DDR4_DQS_N4 | IO_L4N_T0U_N7_DBC_AD7N_66 | AY25 |
| PL_DDR4_DQ40 | IO_L11N_T1U_N9_GC_66 | AT24 |
| PL_DDR4_DQ41 | IO_L8P_T1L_N2_AD5P_66 | AU25 |
| PL_DDR4_DQ42 | IO_L9N_T1L_N5_AD12N_66 | AU22 |
| PL_DDR4_DQ43 | IO_L8N_T1L_N3_AD5N_66 | AV25 |
| PL_DDR4_DQ44 | IO_L11P_T1U_N8_GC_66 | AT23 |
| PL_DDR4_DQ45 | IO_L12N_T1U_N11_GC_66 | AR26 |
| PL_DDR4_DQ46 | IO_L9P_T1L_N4_AD12P_66 | AT22 |
| PL_DDR4_DQ47 | IO_L12P_T1U_N10_GC_66 | AP26 |
| PL_DDR4_DM5 | IO_L7P_T1L_N0_QBC_AD13P_66 | AU23 |
| PL_DDR4_DQS_P5 | IO_L10P_T1U_N6_QBC_AD4P_66 | AR25 |
| PL_DDR4_DQS_N5 | IO_L10N_T1U_N7_QBC_AD4N_66 | AT25 |
| PL_DDR4_DQ48 | IO_L17N_T2U_N9_AD10N_66 | AM23 |
| PL_DDR4_DQ49 | IO_L18P_T2U_N10_AD2P_66 | AN24 |
| PL_DDR4_DQ50 | IO_L15P_T2L_N4_AD11P_66 | AN23 |
| PL_DDR4_DQ51 | IO_L14N_T2L_N3_GC_66 | AR24 |
| PL_DDR4_DQ52 | IO_L17P_T2U_N8_AD10P_66 | AL23 |
| PL_DDR4_DQ53 | IO_L14P_T2L_N2_GC_66 | AP24 |
| PL_DDR4_DQ54 | IO_L15N_T2L_N5_AD11N_66 | AP23 |
| PL_DDR4_DQ55 | IO_L18N_T2U_N11_AD2N_66 | AN25 |
| PL_DDR4_DM6 | IO_L13P_T2L_N0_GC_QBC_66 | AP22 |
| PL_DDR4_DQS_P6 | IO_L16P_T2U_N6_QBC_AD3P_66 | AM26 |
| PL_DDR4_DQS_N6 | IO_L16N_T2U_N7_QBC_AD3N_66 | AN26 |
| PL_DDR4_DQ56 | IO_L24N_T3U_N11_66 | AJ24 |
| PL_DDR4_DQ57 | IO_L20N_T3L_N3_AD1N_66 | AM25 |
| PL_DDR4_DQ58 | IO_L23N_T3U_N9_66 | AK24 |
| PL_DDR4_DQ59 | IO_L20P_T3L_N2_AD1P_66 | AL24 |
| PL_DDR4_DQ60 | IO_L24P_T3U_N10_66 | AH24 |
| PL_DDR4_DQ61 | IO_L21N_T3L_N5_AD8N_66 | AL25 |
|----------------|----------------------------|------|
| PL_DDR4_DQ62 | IO_L23P_T3U_N8_66 | AJ23 |
| PL_DDR4_DQ63 | IO_L21P_T3L_N4_AD8P_66 | AK25 |
| PL_DDR4_DM7 | IO_L19P_T3L_N0_DBC_AD9P_66 | AJ22 |
| PL_DDR4_DQS_P7 | IO_L22P_T3U_N6_DBC_AD0P_66 | AJ26 |
| PL_DDR4_DQS_N7 | IO_L22N_T3U_N7_DBC_AD0N_66 | AK26 |
| PL_DDR4_A0 | IO_L16P_T2U_N6_QBC_AD3P_65 | AM18 |
| PL_DDR4_A1 | IO_L17N_T2U_N9_AD10N_65 | AM20 |
| PL_DDR4_A2 | IO_L19P_T3L_N0_DBC_AD9P_65 | AK19 |
| PL_DDR4_A3 | IO_L21P_T3L_N4_AD8P_65 | AK21 |
| PL_DDR4_A4 | IO_L16N_T2U_N7_QBC_AD3N_65 | AN18 |
| PL_DDR4_A5 | IO_L21N_T3L_N5_AD8N_65 | AK20 |
| PL_DDR4_A6 | IO_L19N_T3L_N1_DBC_AD9N_65 | AL19 |
| PL_DDR4_A7 | IO_L23P_T3U_N8_I2C_SCLK_65 | AH21 |
| PL_DDR4_A8 | IO_L18P_T2U_N10_AD2P_65 | AL18 |
| PL_DDR4_A9 | IO_L10P_T1U_N6_QBC_AD4P_65 | AT20 |
| PL_DDR4_A10 | IO_L15P_T2L_N4_AD11P_65 | AN19 |
| PL_DDR4_A11 | IO_L20N_T3L_N3_AD1N_65 | AK17 |
| PL_DDR4_A12 | IO_L17P_T2U_N8_AD10P_65 | AM21 |
| PL_DDR4_A13 | IO_L6P_T0U_N10_AD6P_65 | AV19 |
| PL_DDR4_A14 | IO_L15N_T2L_N5_AD11N_65 | AP19 |
| PL_DDR4_A15 | IO_L22P_T3U_N6_DBC_AD0P_65 | AH18 |
| PL_DDR4_A16 | IO_L22N_T3U_N7_DBC_AD0N_65 | AJ18 |
| PL_DDR4_A17 | IO_L8N_T1L_N3_AD5N_65 | AU18 |
| PL_DDR4_BA0 | IO_L10N_T1U_N7_QBC_AD4N_65 | AT19 |
| PL_DDR4_BA1 | IO_L7N_T1L_N1_QBC_AD13N_65 | AY21 |
| PL_DDR4_BG0 | IO_L20P_T3L_N2_AD1P_65 | AJ17 |
| PL_DDR4_NCS | IO_L9P_T1L_N4_AD12P_65 | AU21 |
| PL_DDR4_ODT | IO_L7P_T1L_N0_QBC_AD13P_65 | AW21 |
| PL_DDR4_NRESET | IO_L18N_T2U_N11_AD2N_65 | AL17 |
| PL_DDR4_CLK_P | IO_L14P_T2L_N2_GC_65 | AP18 |
| PL_DDR4_CLK_N | IO_L14N_T2L_N3_GC_65 | AP17 |
| PL_DDR4_CKE | IO_L5P_T0U_N8_AD14P_65 | AY20 |
| PL_DDR4_NACT | IO_L9N_T1L_N5_AD12N_65 | AU20 |
| PL_DDR4_NALERT | IO_L5N_T0U_N9_AD14N_65 | BA20 |
| PL_DDR4_PARITY | IO_L8P_T1L_N2_AD5P_65 | AT18 |
3.9. EMMC
核心板在 ARM 端设计了一路容量高达 32GB 的 EMMC，EMMC 工作温度为-40℃-- +85℃, 如下为 EMMC 的管脚分配, 更详细信息可参考璞致提供的原理图或者例程。
|-------------------------|--------------|--------------|
| EMMC 引脚 | 管脚名称 | 管脚位置 |
| EMMC_DATA0 | MIO13 | AU26 |
| EMMC_DATA1 | MIO14 | AU27 |
| EMMC_DATA2 | MIO15 | AT27 |
| EMMC_DATA3 | MIO16 | AU28 |
| EMMC_DATA4 | MIO17 | AT28 |
| EMMC_DATA5 | MIO18 | AP28 |
| EMMC_DATA6 | MIO19 | AR27 |
| EMMC_DATA7 | MIO20 | AP27 |
| EMMC_CLK | MIO22 | AL27 |
| EMMC_CMD | MIO21 | AN28 |
| EMMC_nRST | MIO23 | AM27 |
3.10.QSPI FLASH
核心板设计了两路 QSPI FLASH，单片容量为 512Mb，两片共计 1GB，用户可以 定义为 QSPI x8 来加速启动，减少启动用时。QSPI FLASH 可用于存储启动文件和用 户文件。
|-------------------------------------------------|--------------|--------------|
| QSPI 0 FLASH 引脚 | 管脚名称 | 管脚位置 |
| QSPI0_D0 | MIO4 | BA28 |
| QSPI0_D1 | MIO1 | BA27 |
| QSPI0_D2 | MIO2 | BB26 |
| QSPI0_D3 | MIO3 | BB28 |
| QSPI0_CS | MIO5 | BA29 |
| QSPI0_CLK | MIO0 | BB27 |
|-------------------------------------------------|--------------|--------------|
| QSPI 1 FLASH 引脚 | 管脚名称 | 管脚位置 |
| QSPI1_D0 | MIO8 | AW27 |
|-----------|-------|------|
| QSPI1_D1 | MIO9 | AW26 |
| QSPI1_D2 | MIO10 | AV26 |
| QSPI1_D3 | MIO11 | AW28 |
| QSPI1_CS | MIO7 | AY27 |
| QSPI1_CLK | MIO12 | AV28 |
3.11.核心板信号与等长
核心板引出到连接器的信号都做了严格等长，可以参考璞致提供的信号等长表 格，里面详细列出了信号名称和信号走线长度，表格已存放在对应的文件夹下。
3.12.核心板封装库
为方便用户快速使用核心板，我们提供了对应的封装库，连接器相对位置和核 心板外框丝印都已摆放好，直接调用即可。原理图封装提供 AD/ORCAD 两个版本，PCB 封装提供 AD/Allegro 两个版本,均已存放在对应的文件夹下。另外，文件夹下提供 了核心板的 DXF 文件，方便用户对应结构。
3.13.核心板对应连接器
核心板采用了四个高密连接器与底板连接，底板上使用的连接器对应型号是 ADM6-60-01.5-L-4-2-A-TR，用户可以自行购买，也可以联系璞致客服购买。
第四章 璞致 PZ - ZU 49 DR 底板
前面章节我们详细介绍了核心板资源，本章节我们将详细介绍开发板对应底板 所搭载的资源。
4.1.开发板供电
开发板提供了两种供电方式，适配器电源供电或者 ATX 电源供电，两种供电方 式的选择取决于用户的方便程度，电源部分详细电路可参考开发板对应的原理图。
4.2.时钟电路
时钟电路主要集中在核心板上，可以参考核心板时钟部分说明。
4.3.复位电路
在开发板上预留了一个复位按键，用户可以根据方便来选择按键。经过按键后， 核心板上放置了一颗复位芯片，型号为 MAX811TEUS。
复位管脚分别连接到芯片的PS和PL端，PS端连到BANK0，对应管脚为PS_POR_B， 管脚位置为 R32，PL 侧 BANK65 的 IO_L2P_65（BA18)管脚,管脚电平为 1.2V。复位部 分详细电路可参考开发板原理图。
4.4. USB 转串口
开发板使用Silicon Labs CP2102GM 芯片实现 USB 转 UART, USB 接口采用 Micro USB，用户只要用一根 Micro USB 线连接到 PC 上即可进行串口通信。
UART 的 TX/RX 信号与 RFSOC 的 BANK501 相连，接口电平为 1.8V，所以串口接口 采用电平转换成 3.3V 与串口芯片相连。
如下是信号对应关系表和原理图，TX/RX 方向为 RFSOC 端定义。
|-----------------------------------|--------------|--------------|
| UART 0 引脚 | 管脚名称 | 管脚位置 |
| UART0_TX | MIO_43 | G31 |
| UART0_RX | MIO_42 | H31 |
4.5.SD 卡
开发板上放置了一个 SD 卡座(开发板背面)，可以做 SD 卡启动，也方便用户调 试或者用户做文件存储，电路接口电平为 1.8V ,SD 卡信号连接到 RFSOC 的 BANK501 上，TF 卡电平为 3.3V，通过专用的电平转换芯片实现 SD 卡信号 1.8V 转 3.3V。
如下是信号对应关系，详细电路可以参考开发板原理图。
|------------------------|--------------|--------------|
| SD 卡引脚 | 管脚名称 | 管脚位置 |
| SD-CLK | MIO51 | M31 |
| SD-CMD | MIO50 | M30 |
| SD-CD | MIO45 | L30 |
| SD-DATA0 | MIO46 | J31 |
| SD-DATA1 | MIO47 | L32 |
| SD-DATA2 | MIO48 | M32 |
| SD-DATA3 | MIO49 | K31 |
4.6. RS 485 接口
开发板使用 SP3485EN 芯片实现 RS485 通信，RS485 的 TX/RX 信号与 MPSOC 的 BANK501 相连，接口电平为 1.8V，所以接口采用电平转换成 3.3V 与 RS485 芯片相 连。
如下是信号对应关系表和原理图，TX/RX 方向为 RFSOC 端定义。
|-----------------------------------|--------------|--------------|
| RS 485 引脚 | 管脚名称 | 管脚位置 |
| RS485_TX | MIO40 | F32 |
| RS485_RX | MIO41 | K32 |
4.7. CAN 接口
开发板使用 SN65HVD230D 芯片实现 CAN 通信，CAN 的 TX/RX 信号与 MPSOC 的 BANK501 相连，接口电平为 1.8V，所以信号接口采用电平转换成 3.3V 与CAN 芯片相 连。
如下是信号对应关系表，TX/RX 方向为 RFSOC 端定义，详细电路参考开发板原 理图。
|------------------------|--------------|--------------|
| CAN 引脚 | 管脚名称 | 管脚位置 |
| CAN_TX | MIO39 | J32 |
| CAN_RX | MIO38 | G32 |
4.8.E2 PROM
开发板上放置了一颗 64Kbit 的 EEPROM 芯片，型号为 AT24C64D-SSHM-T，与 FPGA 的 BANK84 通过 IIC 总线相连。EEPROM 读地址是 0xA1，写地址是 0xA0。
如下是 EEPROM 的管脚分配，详细电路可以参考开发板原理图。
|---------------------------|--------------|--------------|
| EEPROM 引脚 | 管脚名称 | 管脚位置 |
| IIC-CLK | IO-12P-84 | AP11 |
| IIC-DATA | IO-12N-84 | AP10 |
4.9.Mini DP 接口
开发板上放置了一个 Mini DP 输出接口，接口信号与 FPGA 的 BANK84/BANK505 相连，详细可参考原理图。
如下是 Mini DP 的引脚分配, 详细电路可以参考开发板原理图。
|------------------------------------|----------------|--------------|
| Mini DP 引脚 | 管脚名称 | 管脚位置 |
| DP_LINE_P0 | MGT_505_TX_P3 | AE37 |
| DP_LINE_N0 | MGT_505_TX_N3 | AE38 |
| DP_HPD | IO_L7P_HDGC_84 | AU10 |
| DP_AUX_OUT | IO_L7N_HDGC_84 | AV10 |
| DP_OE | IO_L1P_84 | BB11 |
| DP_AUX_IN | IO_L1N_84 | BB10 |
| DP_CLK_P_27M | MGT_505_CLK_P3 | AB34 |
| DP_CLK_N_27M | MGT_505_CLK_N3 | AB35 |
4.10. USB 3.0 接口
开发板上放置了四个 USB3.0 主接口，主接口兼容 USB2.0/3.0。接口信号与 FPGA 的 BANK501/BANK505 相连，详细可参考原理图。USB2.0 使用 PHY 芯片 USB3320C-EZK 与 MIO 相连实现。USB3.0 使用 HUB 芯片 GL3523-OTY30 扩展。
如下是 USB2.0/USB3.0 的引脚分配, 详细电路可以参考开发板原理图。
|------------------------|----------------|--------------|
| USB 引脚 | 管脚名称 | 管脚位置 |
| USBPHY_DATA0 | MIO56 | N29 |
| USBPHY_DATA1 | MIO57 | R29 |
| USBPHY_DATA2 | MIO54 | N28 |
| USBPHY_DATA3 | MIO59 | T30 |
| USBPHY_DATA4 | MIO60 | U28 |
| USBPHY_DATA5 | MIO61 | T28 |
| USBPHY_DATA6 | MIO62 | V28 |
| USBPHY_DATA7 | MIO63 | T29 |
| USBPHY_STP | MIO58 | R30 |
| USBPHY_NXT | MIO55 | P29 |
| USBPHY_DIR | MIO53 | N30 |
| USBPHY_CLKOUT | MIO52 | P28 |
| USBPHY_RESET | MIO44 | K30 |
| GT1_USB3_SSTXP | MGT_505_TX_P2 | AF39 |
| GT1_USB3_SSTXN | MGT_505_TX_N2 | AF40 |
| GT1_USB3_SSRXP | MGT_505_RX_P2 | AG41 |
| GT1_USB3_SSRXN | MGT_505_RX_N2 | AG42 |
| USB3_CLK_P_26M | MGT_505_CLK_P2 | AC36 |
| USB3_CLK_N_26M | MGT_505_CLK_N2 | AC37 |
4.11.千兆以太网
开发板上设计了一路千兆以太网，PHY 芯片已集成在核心板上，信号连 接到 PS 端。以太网芯片与 MPSOC 之间通过 RGMII 接口互联，连接对应管脚 见下表，PS 端网口地址是 PHY_AD[2:0]=001，详细电路可以参考开发板原 理图。
23 / 34
|------------------|--------------|--------------|
| RMGII 信号 | 管脚名称 | 管脚位置 |
| GTX_CLK | MIO26_501 | A34 |
| TXD0 | MIO27_501 | B34 |
| TXD1 | MIO28_501 | A33 |
| TXD2 | MIO29_501 | B33 |
| TXD3 | MIO30_501 | C34 |
| TX_EN | MIO31_501 | D33 |
| RX_CLK | MIO32_501 | D34 |
| RXD0 | MIO33_501 | D32 |
| RXD1 | MIO34_501 | D31 |
| RXD2 | MIO35_501 | C33 |
| RXD3 | MIO36_501 | E31 |
| RX_DV | MIO37_501 | E32 |
| MDC | MIO76_502 | AB30 |
| MDIO | MIO77_502 | AA30 |
4.12.QSFP28 接口
开发板上设计了两路 100G QSFP28 接口，接口信号与 RFSOC 的 BANK84/BANK128 相连，详细可参考原理图。
如下是 QSFP28 的引脚分配, 详细电路可以参考开发板原理图。
|--------------------------|---------------|--------------|--------------------------|---------------|--------------|
| QSFP1 引脚 | 管脚名称 | 管脚位置 | QSFP2 引脚 | 管脚名称 | 管脚位置 |
| QSFP1-TX-P0 | MGT_TX_P0_129 | P38 | QSFP2-TX-P0 | MGT_TX_P0_128 | V38 |
| QSFP1-TX-N0 | MGT_TX_N0_129 | P39 | QSFP2-TX-N0 | MGT_TX_N0_128 | V39 |
| QSFP1-TX-P1 | MGT_TX_P1_129 | N36 | QSFP2-TX-P1 | MGT_TX_P1_128 | U36 |
| QSFP1-TX-N1 | MGT_TX_N1_129 | N37 | QSFP2-TX-N1 | MGT_TX_N1_128 | U37 |
| QSFP1-TX-P2 | MGT_TX_P2_129 | M38 | QSFP2-TX-P2 | MGT_TX_P2_128 | T38 |
| QSFP1-TX-N2 | MGT_TX_N2_129 | M39 | QSFP2-TX-N2 | MGT_TX_N2_128 | T39 |
| QSFP1-TX-P3 | MGT_TX_P3_129 | L36 | QSFP2-TX-P3 | MGT_TX_P3_128 | R36 |
| QSFP1-TX-N3 | MGT_TX_N3_129 | L37 | QSFP2-TX-N3 | MGT_TX_N3_128 | R37 |
| QSFP1-RX-P0 | MGT_RX_P0_129 | W41 | QSFP2-RX-P0 | MGT_RX_P0_128 | AC41 |
| QSFP1-RX-N0 | MGT_RX_N0_129 | W42 | QSFP2-RX-N0 | MGT_RX_N0_128 | AC42 |
| QSFP1-RX-P1 | MGT_RX_P1_129 | U41 | QSFP2-RX-P1 | MGT_RX_P1_128 | AB39 |
| QSFP1-RX-N1 | MGT_RX_N1_129 | U42 | QSFP2-RX-N1 | MGT_RX_N1_128 | AB40 |
| QSFP1-RX-P2 | MGT_RX_P2_129 | R41 | QSFP2-RX-P2 | MGT_RX_P2_128 | AA41 |
| QSFP1-RX-N2 | MGT_RX_N2_129 | R42 | QSFP2-RX-N2 | MGT_RX_N2_128 | AA42 |
24 / 34
|---------------|---------------|------|---------------|---------------|------|
| QSFP1-RX-P3 | MGT_RX_P3_129 | N41 | QSFP2-RX-P3 | MGT_RX_P3_128 | Y39 |
| QSFP1-RX-N3 | MGT_RX_N3_129 | N42 | QSFP2-RX-N3 | MGT_RX_N3_128 | Y40 |
| QSFP1_LPMODE | IO_3P_84 | AY9 | QSFP2_LPMODE | IO_4N_84 | AY10 |
| QSFP1_I2C_SCL | IO_3N_84 | BA9 | QSFP2_I2C_SCL | IO_2P_84 | BA10 |
| QSFP1_I2C_SDA | IO_4P_84 | AY11 | QSFP2_I2C_SDA | IO_2N_84 | BB9 |
4.13. SSD 接口
开发板 PS 侧设计了一路 SSD（x2 模式），接口类型为 M.2，走 NVME 协议。 SSD 接口的管脚位置如下表，详细电路可以参考开发板原理图。
|------------------------|----------------|--------------|
| SSD 接口 | 管脚名称 | 管脚位置 |
| SSD_nRST | MIO65 | V30 |
| REFCLK_P_100M | MGT_505_CLK_P0 | AF34 |
| REFCLK_N_100M | MGT_505_CLK_N0 | AF35 |
| GT0_SSD_TX_P0 | MGT_505_TX_P0 | AH35 |
| GT0_SSD_TX_N0 | MGT_505_TX_N0 | AH36 |
| GT0_SSD_TX_P1 | MGT_505_TX_P1 | AG37 |
| GT0_SSD_TX_N1 | MGT_505_TX_N1 | AG38 |
| GT0_SSD_RX_P0 | MGT_505_RX_P0 | AJ41 |
| GT0_SSD_RX_N0 | MGT_505_RX_N0 | AJ42 |
| GT0_SSD_RX_P1 | MGT_505_RX_P1 | AH39 |
| GT0_SSD_RX_N1 | MGT_505_RX_N1 | AH40 |
4.14.LED
开发板设计了四路 LED。LED 高电平亮，低电平灭。详细电路可参考开发板原理 图。
|------------------------|--------------|--------------|
| LED 位号 | 管脚名称 | 管脚位置 |
| LED1 | IO-9P-84 | AR12 |
| LED2 | IO-9N-84 | AT12 |
| LED3 | IO-10P-84 | AR10 |
| LED4 | IO-10N-84 | AT10 |
4.15.按键
开发板设计了四路按键。按键默认高电平， 按下为低电平，按键连到 PL 侧，管 脚位置如下表。
|--------------|--------------|--------------|
| 按键位号 | 管脚名称 | 管脚位置 |
| KEY1 | IO-L8P-84 | AU12 |
| KEY2 | IO-L8N-84 | AU11 |
| KEY3 | IO-L6P-84 | AV9 |
| KEY4 | IO-L6N-84 | AW9 |
4.16. RF 输入输出
开发板支持 16 路 14 位 ADC 2.5GSPS 输入,16 路 14 位 DAC 9.85 GSPS 输出，RF 连接器为标准 SMA 射频头，单端信号输入输出，通过巴伦器件进行差分单端互转功 能，完成对数据的发送和接收，并且 VCM 信号也引出至测点，方便用户调节共模电 压。
|------------------------------------|-----------------|--------------|
| ADC & DAC | 管脚名称 | 管脚位置 |
| ADC224_T0_CH0_P | ADC_VIN0_P_224 | AU5 |
| ADC224_T0_CH0_N | ADC_VIN0_N_224 | AU4 |
| ADC224_T0_CH1_P | ADC_VIN1_P_224 | AU2 |
| ADC224_T0_CH1_N | ADC_VIN1_N_224 | AU1 |
| ADC224_T0_CH2_P | ADC_VIN2_P_224 | AR5 |
| ADC224_T0_CH2_N | ADC_VIN2_N_224 | AR4 |
| ADC224_T0_CH3_P | ADC_VIN3_P_224 | AR2 |
| ADC224_T0_CH3_N | ADC_VIN3_N_224 | AR1 |
| ADC225_T1_CH0_P | ADC_VIN0_P_225 | AN5 |
| ADC225_T1_CH0_N | ADC_VIN0_N_225 | AN4 |
| ADC225_T1_CH1_P | ADC_VIN1_P_225 | AN2 |
| ADC225_T1_CH1_N | ADC_VIN1_N_225 | AN1 |
| ADC225_T1_CH2_P | ADC_VIN2_P_225 | AL5 |
| ADC225_T1_CH2_N | ADC_VIN2_N_225 | AL4 |
| ADC225_T1_CH3_P | ADC_VIN3_P_225 | AL2 |
| ADC225_T1_CH3_N | ADC_VIN3_N_225 | AL1 |
| ADC226_T2_CH0_P | ADC_VIN0_P_226 | AJ5 |
| ADC226_T2_CH0_N | ADC_VIN0_N_226 | AJ4 |
| ADC226_T2_CH1_P | ADC_VIN1_P_226 | AJ2 |
| ADC226_T2_CH1_N | ADC_VIN1_N_226 | AJ1 |
| ADC226_T2_CH2_P | ADC_VIN2_P_226 | AG5 |
| ADC226_T2_CH2_N | ADC_VIN2_N_226 | AG4 |
| ADC226_T2_CH3_P | ADC_VIN3_P_226 | AG2 |
| ADC226_T2_CH3_N | ADC_VIN3_N_226 | AG1 |
| ADC227_T3_CH0_P | ADC_VIN0_P_227 | AE5 |
| ADC227_T3_CH0_N | ADC_VIN0_N_227 | AE4 |
| ADC227_T3_CH1_P | ADC_VIN1_P_227 | AE2 |
| ADC227_T3_CH1_N | ADC_VIN1_N_227 | AE1 |
| ADC227_T3_CH2_P | ADC_VIN2_P_227 | AC5 |
| ADC227_T3_CH2_N | ADC_VIN2_N_227 | AC4 |
| ADC227_T3_CH3_P | ADC_VIN3_P_227 | AC2 |
| ADC227_T3_CH3_N | ADC_VIN3_N_227 | AC1 |
| DAC228_T0_CH0_P | DAC_VOUT0_P_228 | Y5 |
| DAC228_T0_CH0_N | DAC_VOUT0_N_228 | Y4 |
| DAC228_T0_CH1_P | DAC_VOUT1_P_228 | Y2 |
| DAC228_T0_CH1_N | DAC_VOUT1_N_228 | Y1 |
| DAC228_T0_CH2_P | DAC_VOUT2_P_228 | V5 |
| DAC228_T0_CH2_N | DAC_VOUT2_N_228 | V4 |
| DAC228_T0_CH3_P | DAC_VOUT3_P_228 | V2 |
| DAC228_T0_CH3_N | DAC_VOUT3_N_228 | V1 |
| DAC229_T1_CH0_P | DAC_VOUT0_P_229 | T5 |
|-----------------|-----------------|----|
| DAC229_T1_CH0_N | DAC_VOUT0_N_229 | T4 |
| DAC229_T1_CH1_P | DAC_VOUT1_P_229 | T2 |
| DAC229_T1_CH1_N | DAC_VOUT1_N_229 | T1 |
| DAC229_T1_CH2_P | DAC_VOUT2_P_229 | P5 |
| DAC229_T1_CH2_N | DAC_VOUT2_N_229 | P4 |
| DAC229_T1_CH3_P | DAC_VOUT3_P_229 | P2 |
| DAC229_T1_CH3_N | DAC_VOUT3_N_229 | P1 |
| DAC230_T2_CH0_P | DAC_VOUT0_P_230 | M5 |
| DAC230_T2_CH0_N | DAC_VOUT0_N_230 | M4 |
| DAC230_T2_CH1_P | DAC_VOUT1_P_230 | M2 |
| DAC230_T2_CH1_N | DAC_VOUT1_N_230 | M1 |
| DAC230_T2_CH2_P | DAC_VOUT2_P_230 | K5 |
| DAC230_T2_CH2_N | DAC_VOUT2_N_230 | K4 |
| DAC230_T2_CH3_P | DAC_VOUT3_P_230 | K2 |
| DAC230_T2_CH3_N | DAC_VOUT3_N_230 | K1 |
| DAC231_T3_CH0_P | DAC_VOUT0_P_231 | H5 |
| DAC231_T3_CH0_N | DAC_VOUT0_N_231 | H4 |
| DAC231_T3_CH1_P | DAC_VOUT1_P_231 | H2 |
| DAC231_T3_CH1_N | DAC_VOUT1_N_231 | H1 |
| DAC231_T3_CH2_P | DAC_VOUT2_P_231 | F5 |
| DAC231_T3_CH2_N | DAC_VOUT2_N_231 | F4 |
| DAC231_T3_CH3_P | DAC_VOUT3_P_231 | F2 |
| DAC231_T3_CH3_N | DAC_VOUT3_N_231 | F1 |
4.17.40P 扩展口
开发板设计了一个 40P 2.54mm 间距的简易牛角座，用于扩展信号的连接，信号 与 FPGA 的 BANK88/89 连接，电平为 3.3V。如下表标出了信号所在的芯片位置，详细连接关系参考原理图部分。
|------------------|----------------|--------------|------------------|----------------|--------------|
| JM1 信号顺序 | 管脚名称 | 管脚位置 | JM1 信号顺序 | 管脚名称 | 管脚位置 |
| 5 | IO_L2P_88 | N15 | 6 | IO_L3P_88 | N14 |
| 7 | IO_L2N_88 | M15 | 8 | IO_L3N_88 | M14 |
| 9 | IO_L8P_HDGC_88 | J16 | 10 | IO_L9P_88 | J14 |
| 11 | IO_L8N_HDGC_88 | H16 | 12 | IO_L9N_88 | J13 |
| 13 | IO_L2P_89 | J12 | 14 | IO_L3P_89 | H10 |
| 15 | IO_L2N_89 | J11 | 16 | IO_L3N_89 | H9 |
| 17 | IO_L7P_HDGC_89 | E10 | 18 | IO_L1P_89 | K12 |
| 19 | IO_L7N_HDGC_89 | E9 | 20 | IO_L1N_89 | K11 |
| 21 | IO_L5P_HDGC_89 | G12 | 22 | IO_L4P_89 | H11 |
| 23 | IO_L5N_HDGC_89 | G11 | 24 | IO_L4N_89 | G10 |
| 25 | IO_L11P_89 | C10 | 26 | IO_L6P_HDGC_89 | F10 |
| 27 | IO_L11N_89 | B10 | 28 | IO_L6N_HDGC_89 | F9 |
| 29 | IO_L12P_89 | A10 | 30 | IO_L10P_89 | C11 |
| 31 | IO_L12N_89 | A9 | 32 | IO_L10N_89 | B11 |
| 37 | IO_L8P_89 | E11 | 38 | IO_L9P_89 | D9 |
| 39 | IO_L8N_89 | D11 | 40 | IO_L9N_89 | C9 |
4.18.FMC 扩展接口
开发板上设计了一路 FMC-HPC 连接器，但因芯片管脚数量有限，实际并没有全 部连接，只连接了 4 对 MGT 和 LA 信号，如下表列出了信号对应关系。详细连接关系 参考原理图部分。
|------------|--------------------|---------------|--------------|
| 序号 | FMC-LPC 管脚 | 管脚名称 | 管脚位置 |
| A2 | DP1_M2C_P | MGT_RX_P1_130 | J41 |
| A3 | DP1_M2C_N | MGT_RX_N1_130 | J42 |
| A6 | DP2_M2C_P | MGT_RX_P2_130 | G41 |
| A7 | DP2_M2C_N | MGT_RX_N2_130 | G42 |
| A10 | DP3_M2C_P | MGT_RX_P3_130 | F39 |
| A11 | DP3_M2C_N | MGT_RX_N3_130 | F40 |
| A14 | DP4_M2C_P | MGT_RX_P0_131 | E41 |
| A15 | DP4_M2C_N | MGT_RX_N0_131 | E42 |
| A18 | DP5_M2C_P | MGT_RX_P1_131 | D39 |
| A19 | DP5_M2C_N | MGT_RX_N1_131 | D40 |
| A22 | DP1_C2M_P | MGT_TX_P1_130 | J36 |
| A23 | DP1_C2M_N | MGT_TX_N1_130 | J37 |
| A26 | DP2_C2M_P | MGT_TX_P2_130 | H38 |
| A27 | DP2_C2M_N | MGT_TX_N2_130 | H39 |
| A30 | DP3_C2M_P | MGT_TX_P3_130 | G36 |
| A31 | DP3_C2M_N | MGT_TX_N3_130 | G37 |
|-----|---------------|---------------|-----|
| A34 | DP4_C2M_P | MGT_TX_P0_131 | F34 |
| A35 | DP4_C2M_N | MGT_TX_N0_131 | F35 |
| A38 | DP5_C2M_P | MGT_TX_P1_131 | E36 |
| A39 | DP5_C2M_N | MGT_TX_N1_131 | E37 |
| B12 | DP7_M2C_P | MGT_RX_P3_131 | B39 |
| B13 | DP7_M2C_N | MGT_RX_N3_131 | B40 |
| B16 | DP6_M2C_P | MGT_RX_P2_131 | C41 |
| B17 | DP6_M2C_N | MGT_RX_N2_131 | C42 |
| B20 | GBTCLK1_M2C_P | MGT_CLK0_P_13 | K34 |
| B21 | GBTCLK1_M2C_N | MGT_CLK0_N_13 | K35 |
| B32 | DP7_C2M_P | MGT_TX_P3_131 | A36 |
| B33 | DP7_C2M_N | MGT_TX_N3_131 | A37 |
| B36 | DP6_C2M_P | MGT_TX_P2_131 | C36 |
| B37 | DP6_C2M_N | MGT_TX_N2_131 | C37 |
| C2 | DP0_C2M_P | MGT_TX_P0_130 | K38 |
| C3 | DP0_C2M_N | MGT_TX_N0_130 | K39 |
| C6 | DP0_M2C_P | MGT_RX_P0_130 | L41 |
| C7 | DP0_M2C_N | MGT_RX_N0_130 | L42 |
| C10 | LA06_P | IO_L22P_67 | B28 |
| C11 | LA06_N | IO_L22N_67 | A28 |
| C14 | LA10_P | IO_L2P_67 | R25 |
| C15 | LA10_N | IO_L2N_67 | R26 |
| C18 | LA14_P | IO_L7P_67 | L28 |
| C19 | LA14_N | IO_L7N_67 | L29 |
| C22 | LA18_P_CC | IO_L13P_MRCC_ | F30 |
| C23 | LA18_N_CC | IO_L13N_MRCC_ | E30 |
| C26 | LA27_P | IO_L5P_68 | N23 |
| C27 | LA27_N | IO_L5N_68 | N24 |
| C30 | SCL | IO_L11P_88 | H15 |
| C31 | SDA | IO_L11N_88 | H14 |
| D4 | GBTCLK0_M2C_P | MGT_CLK0_P_13 | P34 |
| D5 | GBTCLK0_M2C_N | MGT_CLK0_N_13 | P35 |
| D8 | LA01_P_CC | IO_L11P_SRCC_ | H30 |
| D9 | LA01_N_CC | IO_L11N_SRCC_ | G30 |
| D11 | LA05_P | IO_L20P_67 | B27 |
| D12 | LA05_N | IO_L20N_67 | A27 |
| D14 | LA09_P | IO_L19P_67 | C30 |
| D15 | LA09_N | IO_L19N_67 | C31 |
| D17 | LA13_P | IO_L10P_67 | J27 |
| D18 | LA13_N | IO_L10N_67 | J28 |
| D20 | LA17_P_CC | IO_L14P_SRCC_ | G27 |
| D21 | LA17_N_CC | IO_L14N_SRCC_ | G28 |
| D23 | LA23_P | IO_L21P_67 | B30 |
| D24 | LA23_N | IO_L21N_67 | B31 |
| D26 | LA26_P | IO_L10P_68 | H23 |
| D27 | LA26_N | IO_L10N_68 | G23 |
| E2 | HA01_P_CC | IO_L14P_SRCC_ | F23 |
| E3 | HA01_N_CC | IO_L14N_SRCC_ | F24 |
|-----|------------|---------------|-----|
| E6 | HA05_P | IO_L2P_68 | R22 |
| E7 | HA05_N | IO_L2N_68 | P23 |
| E9 | HA09_P | IO_L8P_68 | K22 |
| E10 | HA09_N | IO_L8N_68 | J22 |
| E12 | HA13_P | IO_L1P_69 | R20 |
| E13 | HA13_N | IO_L1N_69 | R19 |
| E15 | HA16_P | IO_L12P_MRCC_ | G22 |
| E16 | HA16_N | IO_L12N_MRCC_ | F22 |
| E18 | HA20_P | IO_L16P_68 | E22 |
| E19 | HA20_N | IO_L16N_68 | D22 |
| E21 | HB03_P | IO_L2P_69 | R17 |
| E22 | HB03_N | IO_L2N_69 | P17 |
| E24 | HB05_P | IO_L16P_69 | E17 |
| E25 | HB05_N | IO_L16N_69 | D17 |
| E27 | HB09_P | IO_L4P_87 | B13 |
| E28 | HB09_N | IO_L4N_87 | B12 |
| E30 | HB13_P | IO_L8P_69 | J18 |
| E31 | HB13_N | IO_L8N_69 | J17 |
| E33 | HB19_P | IO_L10P_87 | D16 |
| E34 | HB19_N | IO_L10N_87 | C16 |
| E36 | HB21_P | IO_L2P_87 | D13 |
| E37 | HB21_N | IO_L2N_87 | D12 |
| F4 | HA00_P_CC | IO_L11P_SRCC_ | H24 |
| F5 | HA00_N_CC | IO_L11N_SRCC_ | H25 |
| F7 | HA04_P | IO_L4P_68 | R24 |
| F8 | HA04_N | IO_L4N_68 | P24 |
| F10 | HA08_P | IO_L3P_68 | N21 |
| F11 | HA08_N | IO_L3N_68 | M21 |
| F13 | HA12_P | IO_L22P_68 | B22 |
| F14 | HA12_N | IO_L22N_68 | B23 |
| F16 | HA15_P | IO_L20P_68 | D24 |
| F17 | HA15_N | IO_L20N_68 | C24 |
| F19 | HA19_P | IO_L7P_69 | K21 |
| F20 | HA19_N | IO_L7N_69 | K20 |
| F22 | HB02_P | IO_L22P_69 | B17 |
| F23 | HB02_N | IO_L22N_69 | A17 |
| F25 | HB04_P | IO_L6P_69 | M18 |
| F26 | HB04_N | IO_L6N_69 | L18 |
| F28 | HB08_P | IO_L10P_69 | H18 |
| F29 | HB08_N | IO_L10N_69 | G18 |
| F31 | HB12_P | IO_L15P_69 | G21 |
| F32 | HB12_N | IO_L15N_69 | F20 |
| F34 | HB16_P | IO_L9P_87 | E16 |
| F35 | HB16_N | IO_L9N_87 | E15 |
| F37 | HB20_P | IO_L6P_HDGC_8 | F15 |
| F38 | HB20_N | IO_L6N_HDGC_8 | E14 |
| J2 | CLK3_M2C_P | IO_L8P_HDGC_8 | B16 |
| J3 | CLK3_M2C_N | IO_L8N_HDGC_8 | B15 |
|-----|------------|---------------|-----|
| J6 | HA03_P | IO_L6P_68 | M22 |
| J7 | HA03_N | IO_L6N_68 | M23 |
| J9 | HA07_P | IO_L18P_68 | D23 |
| J10 | HA07_N | IO_L18N_68 | C23 |
| J12 | HA11_P | IO_L21P_69 | B21 |
| J13 | HA11_N | IO_L21N_69 | B20 |
| J15 | HA14_P | IO_L19P_69 | D21 |
| J16 | HA14_N | IO_L19N_69 | C21 |
| J18 | HA18_P | IO_L18P_69 | D19 |
| J19 | HA18_N | IO_L18N_69 | D18 |
| J21 | HA22_P | IO_L20P_69 | C19 |
| J22 | HA22_N | IO_L20N_69 | C18 |
| J24 | HB01_P | IO_L5P_69 | M20 |
| J25 | HB01_N | IO_L5N_69 | L20 |
| J27 | HB07_P | IO_L11P_87 | A15 |
| J28 | HB07_N | IO_L11N_87 | A14 |
| J30 | HB11_P | IO_L17P_69 | E21 |
| J31 | HB11_N | IO_L17N_69 | E20 |
| J33 | HB15_P | IO_L7P_HDGC_8 | C15 |
| J34 | HB15_N | IO_L7N_HDGC_8 | C14 |
| J36 | HB18_P | IO_L1P_87 | F12 |
| J37 | HB18_N | IO_L1N_87 | E12 |
| K4 | CLK2_M2C_P | IO_L3P_87 | D14 |
| K5 | CLK2_M2C_N | IO_L3N_87 | C13 |
| K7 | HA02_P | IO_L1P_68 | R21 |
| K8 | HA02_N | IO_L1N_68 | P21 |
| K10 | HA06_P | IO_L4P_69 | P19 |
| K11 | HA06_N | IO_L4N_69 | N18 |
| K13 | HA10_P | IO_L23P_69 | A20 |
| K14 | HA10_N | IO_L23N_69 | A19 |
| K16 | HA17_P_CC | IO_L13P_MRCC_ | H26 |
| K17 | HA17_N_CC | IO_L13N_MRCC_ | G26 |
| K19 | HA21_P | IO_L9P_69 | J19 |
| K20 | HA21_N | IO_L9N_69 | H19 |
| K22 | HA23_P | IO_L24P_69 | B18 |
| K23 | HA23_N | IO_L24N_69 | A18 |
| K25 | HB00_P_CC | IO_L11P_SRCC_ | J21 |
| K26 | HB00_N_CC | IO_L11N_SRCC_ | H21 |
| K28 | HB06_P_CC | IO_L12P_MRCC_ | G17 |
| K29 | HB06_N_CC | IO_L12N_MRCC_ | F17 |
| K31 | HB10_P | IO_L3P_69 | N20 |
| K32 | HB10_N | IO_L3N_69 | N19 |
| K34 | HB14_P | IO_L12P_87 | F14 |
| K35 | HB14_N | IO_L12N_87 | F13 |
| K37 | HB17_P_CC | IO_L14P_SRCC_ | F19 |
| K38 | HB17_N_CC | IO_L14N_SRCC_ | F18 |
| G2 | CLK1_M2C_P | IO_L13P_MRCC_ | H20 |
| G3 | CLK1_M2C_N | IO_L13N_MRCC_ | G20 |
|-----|------------|---------------|-----|
| G6 | LA00_P_CC | IO_L12P_MRCC_ | H28 |
| G7 | LA00_N_CC | IO_L12N_MRCC_ | H29 |
| G9 | LA03_P | IO_L8P_67 | K26 |
| G10 | LA03_N | IO_L8N_67 | J26 |
| G12 | LA08_P | IO_L16P_67 | F27 |
| G13 | LA08_N | IO_L16N_67 | F28 |
| G15 | LA12_P | IO_L17P_67 | D29 |
| G16 | LA12_N | IO_L17N_67 | C29 |
| G18 | LA16_P | IO_L15P_67 | F29 |
| G19 | LA16_N | IO_L15N_67 | E29 |
| G21 | LA20_P | IO_L5P_67 | M27 |
| G22 | LA20_N | IO_L5N_67 | M28 |
| G24 | LA22_P | IO_L1P_67 | R27 |
| G25 | LA22_N | IO_L1N_67 | P27 |
| G27 | LA25_P | IO_L17P_68 | E26 |
| G28 | LA25_N | IO_L17N_68 | D26 |
| G30 | LA29_P | IO_L23P_68 | A24 |
| G31 | LA29_N | IO_L23N_68 | A25 |
| G33 | LA31_P | IO_L9P_68 | K24 |
| G34 | LA31_N | IO_L9N_68 | J24 |
| G36 | LA33_P | IO_L24P_68 | A22 |
| G37 | LA33_N | IO_L24N_68 | A23 |
| H4 | CLK0_M2C_P | IO_L5P_HDGC_8 | A13 |
| H5 | CLK0_M2C_N | IO_L5N_HDGC_8 | A12 |
| H7 | LA02_P | IO_L4P_67 | N25 |
| H8 | LA02_N | IO_L4N_67 | M25 |
| H10 | LA04_P | IO_L18P_67 | E27 |
| H11 | LA04_N | IO_L18N_67 | D27 |
| H13 | LA07_P | IO_L6P_67 | L25 |
| H14 | LA07_N | IO_L6N_67 | K25 |
| H16 | LA11_P | IO_L9P_67 | K29 |
| H17 | LA11_N | IO_L9N_67 | J29 |
| H19 | LA15_P | IO_L23P_67 | B32 |
| H20 | LA15_N | IO_L23N_67 | A32 |
| H22 | LA19_P | IO_L3P_67 | N26 |
| H23 | LA19_N | IO_L3N_67 | M26 |
| H25 | LA21_P | IO_L24P_67 | A29 |
| H26 | LA21_N | IO_L24N_67 | A30 |
| H28 | LA24_P | IO_L19P_68 | C26 |
| H29 | LA24_N | IO_L19N_68 | B26 |
| H31 | LA28_P | IO_L15P_68 | G25 |
| H32 | LA28_N | IO_L15N_68 | F25 |
| H34 | LA30_P | IO_L21P_68 | C25 |
| H35 | LA30_N | IO_L21N_68 | B25 |
| H37 | LA32_P | IO_L7P_68 | L23 |
| H38 | LA32_N | IO_L7N_68 | L24 |
4.19. USB 转 JTAG 下载器
开发板板载了一个 USB 转 JTAG 下载器，安装好 Vivado 软件后使用USB 线连接 好 JTAG 对应的 USB 口，即可实现调试下载，非常方便。如下是接口在开发板上的位 置图。
