我对如何vivado和ISE工具中报出任何一条路径的延时，很感兴趣，参考了很多的优秀的文章，学到了很多内容，特再此进行记录。
可以先看这篇文档，通过GUI的方式报出路径的延时，首先有一个感性的认识。
如何查看fpga内部指定路径延时_fpga怎样看管脚到内部的延时-CSDN博客
看到这些内容以后，你可能好奇这些指令是怎么来的，你需要简单的了解一下tcl指令以及tcl操作的对象。参考此篇文章
如果想进一步的了解这些内容是如何来的，可以参考这篇
相关推荐
JoYER_cc7 小时前
FPGA 调试实录：LED 闪烁程序从踩坑到仿真验证的完整经验总结ktd00710 小时前
复旦微开发环境搭建流程备忘录ERROR:9910 小时前
陈工，试试Agent开发FPGA威嵌神州12 小时前
复旦微 FMQL100TAI 开发 8 问：仿真器、系统、接口高频问题解答北京青翼科技14 小时前
青翼基于PCIe的VU13P FPGA信号处理板szxinmai主板定制专家14 小时前
NXP LS1046A 硬件方案： LS1046A+FPGA 异构加速架构实践Riwuarua2 天前
从近似0基础开始FPGA开发 -- part.14 JESD204协议、IP核与嵌入式初始化第二层皮-合肥2 天前
Vivado 自动生成的 AXI‑Lite 从机 IP 的操作步骤blue_ice .2 天前
Verilog DDS 数字信号发生器：DAC 输出模拟波形与 ADC 回采观测薛定谔的bug~2 天前
【vivado】10G ibert 工程