我对如何vivado和ISE工具中报出任何一条路径的延时，很感兴趣，参考了很多的优秀的文章，学到了很多内容，特再此进行记录。
可以先看这篇文档，通过GUI的方式报出路径的延时，首先有一个感性的认识。
如何查看fpga内部指定路径延时_fpga怎样看管脚到内部的延时-CSDN博客
看到这些内容以后，你可能好奇这些指令是怎么来的，你需要简单的了解一下tcl指令以及tcl操作的对象。参考此篇文章
如果想进一步的了解这些内容是如何来的，可以参考这篇
相关推荐
chenlance13 小时前
基于FPGA的激光器多通道数据采集与波形控制系统设计9527华安15 小时前
FPGA实现GTP高速收发器2路视频传输，基于aurora 8b10b编解码架构，提供4套工程源码和技术支持cjie22115 小时前
lanczos插值引起的振铃现象liuluyang53016 小时前
Verilog 中 wire 与 wor 的区别详解GateWorld2 天前
LCD显示技术完全指南：原理·制造·驱动·FPGA实现之点屏五 miniLVDSnuoxin1142 天前
WILX1200HC-5TG144I替代 LCMXO2-1200HC-5TG144I（富利威）Bahair_2 天前
【FPGA】使用fdatool设计滤波器系数，使用FIR Compiler导入系数联合滤波qq_411262422 天前
硬件是ESP32-P4连接LAN8720A，正常初始化之后，设备DHCP失败第二层皮-合肥2 天前
【数据采集专栏】时钟同步（有时钟卡方案）XINVRY-FPGA3 天前
XCKU035-2FBVA676I AMD Xilinx Kintex UltraScale FPGA