我对如何vivado和ISE工具中报出任何一条路径的延时，很感兴趣，参考了很多的优秀的文章，学到了很多内容，特再此进行记录。
可以先看这篇文档，通过GUI的方式报出路径的延时，首先有一个感性的认识。
如何查看fpga内部指定路径延时_fpga怎样看管脚到内部的延时-CSDN博客
看到这些内容以后，你可能好奇这些指令是怎么来的，你需要简单的了解一下tcl指令以及tcl操作的对象。参考此篇文章
如果想进一步的了解这些内容是如何来的，可以参考这篇
相关推荐
黄埔数据分析1 天前
QDMA把描述符当数据搬移， 不用desc engine南檐巷上学1 天前
基于FPGA的正弦信号发生器、滤波器的设计（DAC输出点数受限条件下的完整正弦波产生器）嵌入式-老费1 天前
Linux Camera驱动开发（fpga + csi rx/csi tx）ALINX技术博客2 天前
【202601芯动态】全球 FPGA 异构热潮，ALINX 高性能异构新品预告JJRainbow2 天前
SN75176 芯片设计RS-232 转 RS-485 通信模块设计原理图s9123601012 天前
FPGA眼图北京青翼科技2 天前
【PCIe732】青翼PCIe采集卡-优质光纤卡- PCIe接口-万兆光纤卡minglie12 天前
verilog信号命名规范XINVRY-FPGA2 天前
中阶FPGA效能红线重新划定！ AMD第2代Kintex UltraScale+登场，记忆体频宽跃升5倍南檐巷上学3 天前
基于FPGA的音频信号监测识别系统