我对如何vivado和ISE工具中报出任何一条路径的延时，很感兴趣，参考了很多的优秀的文章，学到了很多内容，特再此进行记录。
可以先看这篇文档，通过GUI的方式报出路径的延时，首先有一个感性的认识。
如何查看fpga内部指定路径延时_fpga怎样看管脚到内部的延时-CSDN博客
看到这些内容以后，你可能好奇这些指令是怎么来的，你需要简单的了解一下tcl指令以及tcl操作的对象。参考此篇文章
如果想进一步的了解这些内容是如何来的，可以参考这篇
相关推荐
GateWorld1 天前
握手协议在I2C中的应用FPGA小c鸡1 天前
FPGA通信基带算法完全指南：从理论到实战的DSP加速方案博览鸿蒙1 天前
2026 年 FPGA 行业现状：回归工程价值，进入稳定增长阶段XINVRY-FPGA1 天前
XCZU47DR-2FFVE1156I XilinxFPGA Zynq UltraScale+ RFSoChfut02881 天前
systemverilog interface总结tiantianuser1 天前
RDMA设计33：RoCE v2 接收模块博览鸿蒙2 天前
FPGA 开发软件学习笔记分享（内含安装与环境配置）希言自然也2 天前
赛灵思KU系列FPGA的ICAPE3原语和MultiBoot功能Flamingˢ2 天前
FPGA实战：基于Verilog的数码管动态扫描驱动设计与仿真验证GateWorld2 天前
跨时钟域同步（CDC）握手协议