我对如何vivado和ISE工具中报出任何一条路径的延时，很感兴趣，参考了很多的优秀的文章，学到了很多内容，特再此进行记录。
可以先看这篇文档，通过GUI的方式报出路径的延时，首先有一个感性的认识。
如何查看fpga内部指定路径延时_fpga怎样看管脚到内部的延时-CSDN博客
看到这些内容以后，你可能好奇这些指令是怎么来的，你需要简单的了解一下tcl指令以及tcl操作的对象。参考此篇文章
如果想进一步的了解这些内容是如何来的，可以参考这篇
相关推荐
李嘉图Ricado1 小时前
FPGA 时序约束与分析白又白、4 小时前
时序优化和上板调试小结Z22ZHaoGGGG6 小时前
verilog实现采样电流有效值的计算fei_sun6 小时前
牛客Verilog刷题篇my_daling9 小时前
DSMC通信协议理解，以及如何在FPGA上实现DSMC从设备（1）fei_sun20 小时前
FPGA&数字前端尤老师FPGA21 小时前
HDMI数据的接收发送实验（九）Flamingˢ1 天前
ZYNQ + OV5640 视频系统开发（四）：HDMI 显示链路LCMICRO-133108477461 天前
国产长芯微LDC5141完全P2P替代DAC80501，数模转换器 (DAC)Nobody331 天前
锁存器与触发器