我对如何vivado和ISE工具中报出任何一条路径的延时，很感兴趣，参考了很多的优秀的文章，学到了很多内容，特再此进行记录。
可以先看这篇文档，通过GUI的方式报出路径的延时，首先有一个感性的认识。
如何查看fpga内部指定路径延时_fpga怎样看管脚到内部的延时-CSDN博客
看到这些内容以后，你可能好奇这些指令是怎么来的，你需要简单的了解一下tcl指令以及tcl操作的对象。参考此篇文章
如果想进一步的了解这些内容是如何来的，可以参考这篇
相关推荐
minglie113 小时前
黑金AX301的SDRAMhahaha601614 小时前
HLS高层次综合设计技巧--高层次综合设计探讨minglie118 小时前
黑金AX301的EEPROM 24LC04Hello-FPGA18 小时前
量子计算滨松c15550-22up单光子相机与PCIe1004采集卡9527华安20 小时前
FPGA实现CameraLink转SFP光口，基于GT Transceivers Wizard Aurora8B10B编解码架构，提供4套工程源码和技术支持ALINX技术博客2 天前
【期刊共读】如何应对 FPGA 短缺常态？156082072192 天前
短波接收机灵敏度测试Riwuarua2 天前
从近似0基础开始FPGA开发 -- part.6 逻辑设计与状态机LCG元2 天前
【实战】Vivado FPGA 从零实现 UART 串口收发：波特率生成、状态机设计与仿真调试郭郭的柳柳在学FPGA2 天前
紫光DDR3工程仿真遇到的坑