我对如何vivado和ISE工具中报出任何一条路径的延时，很感兴趣，参考了很多的优秀的文章，学到了很多内容，特再此进行记录。
可以先看这篇文档，通过GUI的方式报出路径的延时，首先有一个感性的认识。
如何查看fpga内部指定路径延时_fpga怎样看管脚到内部的延时-CSDN博客
看到这些内容以后，你可能好奇这些指令是怎么来的，你需要简单的了解一下tcl指令以及tcl操作的对象。参考此篇文章
如果想进一步的了解这些内容是如何来的，可以参考这篇
相关推荐
ZPC82102 天前
docker 镜像备份ZPC82102 天前
docker 使用GUI ROS2tiantianuser3 天前
RDMA设计53：构建RoCE v2 高速数据传输系统板级测试平台2博览鸿蒙3 天前
FPGA 和 IC，哪个前景更好？怎么选？FPGA_小田老师3 天前
xilinx原语：ISERDESE2原语详解（串并转换器）tiantianuser3 天前
RDMA设计50: 如何验证网络嗅探功能？Lzy金壳bing3 天前
基于Vivado平台对Xilinx-7K325t FPGA芯片进行程序在线更新升级unicrom_深圳市由你创科技3 天前
医疗设备专用图像处理板卡定制tiantianuser3 天前
RDMA设计52:构建RoCE v2 高速数据传输系统板级测试平台luoganttcc3 天前
Taalas 将人工智能模型蚀刻到晶体管上，以提升推理能力