我对如何vivado和ISE工具中报出任何一条路径的延时，很感兴趣，参考了很多的优秀的文章，学到了很多内容，特再此进行记录。
可以先看这篇文档，通过GUI的方式报出路径的延时，首先有一个感性的认识。
如何查看fpga内部指定路径延时_fpga怎样看管脚到内部的延时-CSDN博客
看到这些内容以后，你可能好奇这些指令是怎么来的，你需要简单的了解一下tcl指令以及tcl操作的对象。参考此篇文章
如果想进一步的了解这些内容是如何来的，可以参考这篇
相关推荐
传感器与混合集成电路9 分钟前
1/16砖电源模块使能逻辑解析与上电时序设计FPGA_小田老师5 小时前
ZYNQ7020笔记：MIO、EMIO、GPIO的区别及应用不会武功的火柴5 小时前
SystemVerilog语法(7)-接口（interface）高速上的乌龟5 小时前
Lattice LFCPNX-100 Fpga开发+源码：基于I2c协议的IMU驱动控制GateWorld7 小时前
LCD显示技术完全指南：原理·制造·驱动·FPGA实现之基础三cjie2217 小时前
图像缩放因子的计算XINVRY-FPGA14 小时前
XC7Z010-2CLG400I Xilinx Zynq-7000 FPGAXINVRY-FPGA14 小时前
XCZU11EG-2FFVC1156I Xilinx Zynq UltraScale+ MPSoC EG FPGAunicrom_深圳市由你创科技1 天前
USB通信在FPGA上怎么实现？GateWorld1 天前
LCD显示技术完全指南：原理·制造·驱动·FPGA实现之基础二