[学习] NCO原理与误差分析

NCO原理与误差分析

NCO(数值控制振荡器)是直接数字频率合成(DDS)的核心组件,用于产生高精度、频率可编程的离散时间正弦/余弦信号。其数学原理基于相位累加和波形查找,主要涉及相位累加器、频率控制字和正弦查找表。

1.相位累加模型

设相位累加器位宽为NNN,频率控制字为MMM(整数),系统时钟频率为fclkf_{\text{clk}}fclk,时钟周期为Tclk=1/fclkT_{\text{clk}}=1/f_{\text{clk}}Tclk=1/fclk。相位累加器的递推方程为:
ϕ[n]=(ϕ[n−1]+M)mod  2N\phi[n] = (\phi[n-1] + M) \mod 2^Nϕ[n]=(ϕ[n−1]+M)mod2N

其中ϕ[n]\phi[n]ϕ[n]表示第nnn个时钟周期的相位值(0≤ϕ[n]<2N0 \leq \phi[n] < 2^N0≤ϕ[n]<2N)。

2.输出频率公式

相位累加器每2N/M2^N/M2N/M个时钟周期溢出一次,对应输出信号的一个完整周期。输出频率为:
fout=M2Nfclkf_{\text{out}} = \frac{M}{2^N} f_{\text{clk}}fout=2NMfclk

推导:相位增量Δϕ=M\Delta \phi = MΔϕ=M对应频率增量Δf=M2Nfclk\Delta f = \frac{M}{2^N} f_{\text{clk}}Δf=2NMfclk,因为相位范围000到2N2^N2N对应角度000到2π2\pi2π。

3.波形生成

取相位累加器的高AAA位作为正弦查找表地址,查找表存储一个周期的正弦离散样本:
S[k]=sin⁡(2πk2A),k=0,1,...,2A−1S[k] = \sin\left(2\pi \frac{k}{2^A}\right), \quad k = 0, 1, \dots, 2^A-1S[k]=sin(2π2Ak),k=0,1,...,2A−1

输出信号为:
y[n]=S[⌊ϕ[n]2N−A⌋]y[n] = S\left[ \left\lfloor \frac{\phi[n]}{2^{N-A}} \right\rfloor \right]y[n]=S[⌊2N−Aϕ[n]⌋]

其中⌊⋅⌋\lfloor \cdot \rfloor⌊⋅⌋表示向下取整,等效于取ϕ[n]\phi[n]ϕ[n]的最高AAA位。

4.误差分析

相位量化误差

由于仅使用高AAA位寻址,低N−AN-AN−A位被截断,引入相位误差ϵϕ∈[0,2N−A−1]\epsilon_{\phi} \in [0, 2^{N-A}-1]ϵϕ∈[0,2N−A−1]。该误差在时域表现为相位抖动,导致输出频谱中出现杂散分量。

幅度量化误差

查找表存储的幅度值有限位宽(BBB位),引入幅度量化误差ϵamp\epsilon_{\text{amp}}ϵamp,信噪比(SNR)约为:
SNR≈6.02B+1.76dB\text{SNR} \approx 6.02B + 1.76 \quad \text{dB}SNR≈6.02B+1.76dB

杂散频率位置

相位截断导致的杂散频率分量位于:
fspur=∣K2N−Afclk±fout∣f_{\text{spur}} = \left| \frac{K}{2^{N-A}} f_{\text{clk}} \pm f_{\text{out}} \right|fspur= 2N−AKfclk±fout

其中KKK为整数,且K≠0K \neq 0K=0。

5.改进方法

  • 相位抖动注入:在累加前加入随机噪声,将杂散能量转化为基底噪声。
  • CORDIC算法:直接计算正弦值,避免查找表,但增加计算复杂度。
  • 增加位宽 :增大NNN和AAA可降低量化误差,但消耗更多硬件资源。

6.扩展应用

NCO可用于调制解调、频谱搬移、时钟生成等。结合正交输出,可生成复指数信号:
yI[n]=cos⁡(2πϕ[n]2N),yQ[n]=sin⁡(2πϕ[n]2N)y_I[n] = \cos(2\pi \frac{\phi[n]}{2^N}), \quad y_Q[n] = \sin(2\pi \frac{\phi[n]}{2^N})yI[n]=cos(2π2Nϕ[n]),yQ[n]=sin(2π2Nϕ[n])

实现正交上/下变频。

NCO的数学原理体现了数字信号处理中相位累加与波形合成的核心思想,通过数字控制实现精确的频率和相位可编程性。


研究学习不易,点赞易。
工作生活不易,收藏易,点收藏不迷茫 :)


相关推荐
tiantianuser18 小时前
RDMA设计37:RoCE v2 子系统模型设计
fpga开发·rdma·高速传输·cmac·roce v2
8K超高清18 小时前
博冠8K广播级讯道摄像机获国际设计大奖
网络·算法·fpga开发·接口隔离原则·智能硬件
ooo-p1 天前
FPGA学习篇——Verilog学习之“呼吸灯”
学习·fpga开发
雨洛lhw1 天前
STFT性能测试记录笔记(verilog )
fpga开发
runningshark1 天前
【FPGA】频率计(等精度测量法)
fpga开发
坏孩子的诺亚方舟2 天前
FPGA设计基于团队的最佳实践0
fpga开发·团队设计
FPGA_小田老师2 天前
FPGA例程(7):UART串口接收程序--状态机的编写
fpga开发·uart·状态机·串口接收·uart_rx·串口程序·115200bps
FPGA小c鸡2 天前
FPGA做AI:从入门到实战 | 边缘智能时代的硬件加速秘密
人工智能·fpga开发
思尔芯S2C2 天前
思尔芯、MachineWare与Andes晶心科技联合推出RISC-V协同仿真方案,加速芯片开发
人工智能·科技·fpga开发·risc-v·prototyping
松涛和鸣2 天前
63、IMX6ULL ADC驱动开发
c语言·arm开发·驱动开发·单片机·gpt·fpga开发