很多工程师刚入行时都会有个直觉:频率不同或相位对不齐,那就是异步时钟呗。
真正的判断标准只有一个:能不能确定两个时钟之间的相位关系。
时钟源才是关键
假设芯片里有两个时钟,一个100MHz,一个50MHz。它们是同步还是异步?答案是:不一定。
如果这两个时钟来自同一个PLL或者同一个晶振分频而来,那它们就是同步时钟。因为后端工具能够建立起它们之间明确的相位关系,时序分析时会放在同一个timing graph里处理。
但如果这两个时钟分别来自两个独立的晶振,哪怕它们频率恰好是2倍关系,也必须当作异步时钟处理。因为两个独立时钟源之间的相位关系是不可预测的,会随温度、电压漂移。
go
// 同步时钟的典型场景
clk_100m = pll_out;
clk_50m = pll_out / 2; // 明确的分频关系
// 异步时钟的典型场景
clk_core = pll_core_out;
clk_io = external_xtal; // 独立时钟源这里就要说到一个更微妙的问题了:同源的小数分频算不算同步时钟?
比如用一个200MHz的时钟,经过1.5分频得到133.33MHz。从时钟源角度看,它们确实同源。但小数分频会破坏相位的周期性对应关系。
大部分EDA工具会把这种情况视为准同步(semi-synchronous)或者干脆当异步处理。因为虽然理论上相位关系可以计算,但时序路径的约束会变得异常复杂,实际收敛难度很高。这时候插入异步FIFO反而是更稳妥的选择。
甚至很多场景下，即使是同步时钟也要做跨时钟域处理。
站在后端工程师的角度,判断标准更直接:能不能用set_clock_groups或者set_false_path简单处理?
整数分频的同源时钟,工具会自动分析所有合法的时序路径。但如果两个时钟域之间需要手动加异步处理电路(CDC),那它们就在被当作异步时钟。
芯片流片后无法修改,所以有些场景下保守一点按异步处理,远比冒险假设它们同步要明智。
时钟同步性的本质,不在于频率数值,而在于相位关系的可预测性。 这个判断标准贯穿从前端设计到后端实现的全流程。掌握这一点,很多CDC相关的设计决策就会豁然开朗。