ZU902 FMC194 可编程宽带信号源实测

2.4 GHz 4 GHz 7 GHz 单音与 1.2 GHz 线性调频

硬件基于北京科恒盛远科技有限公司研制的 ZU902 主板与 FMC194 子卡。我们在这套硬件上完成了 FPGA DDS 单音、DDR4 复数 IQ 文件回放、AD9166 片内 NCO 和上位机控制的联调,并用 RIGOL RSA6265 频谱仪记录了代表性结果:实数模式 2.4 GHz,复数 MIX 模式 4 GHz、7 GHz,以及中心 4.5 GHz、扫频覆盖约 1.2 GHz 的线性调频(LFM)输出。文末还补充了独立 2×NRZ 工程的阶段性台架数据。

图 1 测试现场全景:ZU902+FMC194、直流电源、射频连接线与 RSA6265 频谱仪。

图 2 北京科恒盛远科技有限公司研制的 ZU902 主板与 FMC194 子卡上电近照。FMC194 安装在 ZU902 主板上,通过网口与上位机通信,由射频端口接入频谱仪。

从数字样点到射频输出

本文重点展示两条信号路径。实数 NRZ 路径由 FPGA DDS 直接产生单音,在当前工程中以 5 GSPS、插值 ×1 工作,不使用片内 NCO;按 5 GSPS 的第一奈奎斯特区,直接设定频率应限于 2.5 GHz 以下。另一条是复数 MIX 路径:FPGA 提供 1.5 GSPS 复数基带,既可用 DDS 产生 IQ 单音,也可从 DDR4 回放自定义 IQ 文件,再通过 AD9166 片内 NCO 配合 MIX 模式形成射频输出。这里的 1.5 GSPS 是基带 IQ 样率,6 GSPS 是本次 MIX 配置下的 DAC 更新率,不能当成同一个采样率。独立 2×NRZ 工程的阶段性测试另见图 9。

AD9166 数据手册列出的器件 MIX 模式范围为 1~8 GHz(6 GSPS 配置)。这是器件条件下的规格;本文展示的是 ZU902+FMC194 当前工程的离散频点与一次宽带扫频实测,并非板卡全频段指标认证。不同模式需使用与之匹配的 FPGA 配置;上位机预览提供数字样点和预期频谱的辅助观察,不能替代 RF 端测量。

图 3 MIX 模式上位机界面。可见网络连接、DDS/NCO 参数、DDR 文件操作及下方的 I/Q 正交时域波形与 IQ 基带频谱。图中基带 DDS 为 10 MHz、NCO 设置值为 990 MHz,数字等效频率为 1 GHz;图 6 的 7 GHz 是 6 GHz+1 GHz 对应的第三区实测输出。下方曲线是上位机计算的局部样点预览,并非频谱仪采集的 RF 波形。

三个代表性单音频点

先看实数 NRZ。当前 5 GSPS 工程的扫频记录,在第一奈奎斯特区从 1 MHz 到 2.499 GHz 抽测了离散频点;100 MHz 的一次读数约为 −3.75 dBm,而 2.5 GHz 边界的读数已明显下降。

图 4 实数 NRZ,DDS 设为 2.4 GHz。复拍原生截屏的 Marker 为 2.400000000 GHz、−13.43 dBm;中心频率 2.4 GHz、SPAN 2 MHz、RBW/VBW 各 10 kHz。该值为频谱仪输入端读数,未扣除线缆损耗;它与此前不同连接条件下扫频得到的 −10.98 dBm 不作直接比较。

再看复数 MIX。4 GHz 单音使用 10 MHz 基带 DDS,上位机将 NCO FTW 设置为 3990 MHz;在 6 GSPS 周期下,该设置等效于 −2010 MHz,所见 4 GHz 峰属于对应的采样镜像。7 GHz 单音使用 10 MHz 基带 DDS 与 990 MHz NCO 设置值,在 6 GSPS 采样体系的第三区观察到 6 GHz+1 GHz 输出。两张复拍原生截屏对应的频谱仪输入端读数分别为 −10.12 dBm 和 −14.98 dBm。

图 5 MIX 模式 4 GHz 单音:DDS 10 MHz、上位机 NCO FTW 设置值 3990 MHz;Marker 4.000000000 GHz、−10.12 dBm。中心 4 GHz、SPAN 2 MHz、RBW/VBW 各 10 kHz。

图 6 MIX 模式第三区 7 GHz 单音:DDS 10 MHz、NCO 990 MHz;Marker 7.000000000 GHz、−14.98 dBm。中心 7 GHz、SPAN 2 MHz、RBW/VBW 各 10 kHz。

这三张单音图说明相应设置下目标信号可在 RF 端测到,却不能据此推导板卡的频率精度、全频段幅度平坦度、杂散或相位噪声。

DDR4 文件生成与回放

上位机可生成正弦、方波、三角波和 LFM 波形文件,并由用户指定保存位置。复数 IQ 文件采用小端 int16 交织格式 I0,Q0,I1,Q1,...,每个复数样点占 4 字节。文件生成后由操作者手动选取、下发至 DDR4,再选择连续循环或按设定间隔回放。当前界面提供 32/64/128/256/512 MiB 与 1/2/4/8 GiB 九档容量;上传前必须检查文件字节数与所选 DDR 容量完全一致,不用非整数周期的重复拼接去"填满"内存,以免在循环边界引入不连续。

近期回归测试中,32 MiB 验证了文件下发、读写校验、连续回放与 1000 ms 间隔回放;64 MiB 验证了文件下发、读写校验和连续回放。

1.2 GHz LFM 扫频覆盖实测

宽带示例使用 32 MiB IQ 文件,在 1.5 GSPS 复数基带下构造 −600~+600 MHz 的 LFM,幅度设为 80%FS;DDR4 连续回放,片内 NCO 设为 4.5 GHz。由频率映射,预期 RF 扫频区间为 3.9~5.1 GHz。频谱仪设置为中心 4.5 GHz、SPAN 1.5 GHz、RBW/VBW 各 1 MHz,清除旧迹线后使用 Trace 最大保持,得到下图的宽带轮廓。

图 7 1.2 GHz LFM 的 RF 端频谱仪原生截屏。最大保持迹线显示约 3.9~5.1 GHz 的连续扫频覆盖;这是频率随时间扫过后累积的轮廓,不代表某一瞬间全带同时输出。

保存的 801 点迹线以 −30 dBm 绝对电平门限 识别连续频点,从 3.898125 GHz 到 5.101875 GHz,跨度约 1.20375 GHz;在 3.9~5.1 GHz 内,最大保持读数的最高与最低值约为 −13.32 dBm、−16.99 dBm,相差约 3.66 dB。这里报告的是该次连接、频谱仪设置与门限下的观测结果,不是 −3 dB 带宽、占用带宽(OBW)、校准后的带内平坦度或调制质量指标。

图 8 同一份 32 MiB LFM IQ 文件的上位机离线预览区域:NCO FTW 与预计 RF 显示中心均为 4500 MHz,RF SPAN 设为 1500 MHz。左侧为从文件局部样点数学重构的预计 RF 时域波形,右侧频谱也只分析局部窗口;这不是 RF 端口实测图,也不显示本次 DDR 下发或读写校验状态。完整扫频覆盖以图 7 的频谱仪最大保持迹线为准。

2×NRZ 独立工程阶段性实测

另有独立的 2×NRZ FPGA 工程完成了阶段性台架验证:在 0.1~9 GHz 的 14 个离散代表频点均测到目标信号;100 MHz 精测读数约为 −4.14 dBm。在本次 DAC 更新率 12 GSPS 的配置下,6 GHz 以上按 12 GHz−数字载频 对应的采样镜像观察,其中数字载频应计入 NCO 和基带频率;9 GHz 读数已降至约 −35.27 dBm,不能理解成全段幅度平坦。更能区分模式的用例是将基带 DDS 设为 10 MHz、片内 NCO 设置为 3490 MHz:2026 年 9 月 10 日按已验证的 2×NRZ 工程配置测得 3.5 GHz、−9.394 dBm;9 月 14 日换用新板卡重新上电并复测,原生存屏读数为 3.500000 GHz、−9.46 dBm(图 9)。两次读数未做线损校准,不作为功率一致性指标。

图 9 2×NRZ 3.5 GHz 判别频点的 RSA6265 原生存屏(2026 年 9 月 14 日)。中心 3.5 GHz、SPAN 2 MHz、RBW/VBW 各 10 kHz,屏幕标记读数 3.500000 GHz、−9.46 dBm。

方案价值与后续验证

ZU902+FMC194 的价值在于可编程与可复现:同一硬件平台既能验证单音频点,也能把自定义 IQ 文件送入 DDR4,结合 NCO、上位机预览和频谱仪完成从数字波形到 RF 输出的闭环检查。它适合宽带波形实验、算法原型和射频链路联调。

本文展示的是当前工程的代表性台架结果,不等同于商用信号源的完整指标。若用于有明确功率或频谱纯度要求的系统,还需在统一的端口校准条件下测量输出功率、频响平坦度、镜像与杂散、相位噪声、调制误差和长时间稳定性。

相关推荐
星夜离尘564 天前
FPGA 32 位字拆成 8 位字节:keep、last 与 ready/valid 背压下的多拍序列化
fpga开发·verilog
花月mmc5 天前
【FPGA】神经网络内容简介预告
嵌入式硬件·深度学习·神经网络·fpga开发
lisw056 天前
用于医疗的磁驱动柔性微机器人研究进展!
机器人·自动化·硬件工程
LabVIEW开发7 天前
LabVIEW FPGA 编程:少编译几次的办法(系列 04/05)
fpga开发·labview
cmc10287 天前
318.关于在ip内部封装PLL,MMCM的注意事项
fpga开发
LabVIEW开发7 天前
LabVIEW CompactRIO 编程模式怎么选(系列 02/05)
fpga开发·labview
FPGA小迷弟8 天前
FPGA 与千兆以太网校验和:从原理到 Verilog 实现
嵌入式硬件·fpga开发·无人机·ai编程·fpga
码农小韩8 天前
FPGA学习(二)——LED闪烁
fpga开发·verilog·fpga·led·组合逻辑·分频设计
9527华安9 天前
FPGA纯verilog实现DP视频接口,支持2K60帧分辨率,提供3套工程源码和技术支持
fpga开发·音视频·dp
ChaseVLSI10 天前
FPGA与ASIC的区别详解:内部结构、开发成本与适用场景,项目选型到底该选哪个
嵌入式硬件·fpga开发·硬件架构·硬件工程